数字逻辑电路

摘要： 为有效抗击新型冠状病毒肺炎疫情,更好地做到“停课不停学”,广大教师们通过线上各类平台积极探索有效的教学模式。本文以《数字逻辑电路》课程为例,对具体课程章节内容进行分析,对比了近期“完全”线上的理论课程和虚拟仿真实验课程与线下课程,针对如何将理论教学与虚拟仿真实验教学更好地结合提出一些思考。

摘要： 课程思政指以构建全员、全程、全课程育人格局的形式将各类课程与思想政治理论课同向同行,形成协同效应,把“立德树人”作为教育的根本任务的一种综合教育理念。针对当前课程思政存在的主要问题,结合《数字逻辑电路》专业基础课程的特点,通过修订教学大纲,设计教学内容,改进教学模式和方法,建立课程思政评价和反馈机制,提升教师思想政治教育水平等措施,开展专业基础课程思政教育的探索与实践,以期达到全方位提升人才的需求。

摘要： 探讨《数字逻辑电路》中触发器的应用线上教学。从集成边沿JK触发器入手,借助Proteus仿真电路,分析JK触发器的电路结构、功能真值表、卡诺图、特征方程、状态转换图、驱动表、时序图等七个方面;由Proteus仿真实践融合理论分析得出由触发器构成的应用电路,并分析电路功能,总结规律,实现了线上教学的时效性、扩展性和灵活性。

摘要： “数字电路设计”是本科电子信息类对逻辑分析和动手实践能力要求较高的工科实训课程。现有的教学方式无论从吸引力或者学生接受程度而言,均不能获得令人满意的结果。大部分学生普遍存在“重代码轻电路”的思想观念,缺少进一步学习的热情和动力,造成新一代合格实践性人才的培养不足和严重流失。因此,一种“先电路后代码”、“口袋实验室”和“课后项目”有机结合的教学方法被提出。学生不仅能理解数字电路和数字系统的设计技巧,而且提高自主实验、解决问题的能力,这有效地促进了“数字系统设计”的教学改革。

摘要： 我国在集成电路领域的巨大研究投入让FPGA应用技术得到了飞速发展,同时,国家对集成电路人才的需求也给能够熟练掌握此技术的毕业生提供了大量的就业机会。《数字逻辑电路》是电子信息专业的必修课,摒弃传统的仿真教学模式,将FPGA应用技术融入其实验教学中,设计与数电理论映射的FPGA应用工程,将电子电路基础知识和FPGA开发设计紧密结合起来,能够将学生培养成为符合国家科技发展需求的综合型人才。因此,将FPGA技术融入《数字逻辑电路》的教学之中是适应国家科技发展之需的实验教学改革。

摘要： 逻辑器件的延迟问题在传统数字电路课程中通常是被忽略的内容,但在现代数字逻辑电路设计过程中,逻辑器件的传输延迟及相关时序问题已经成为电路设计的关键。本文探讨了数字逻辑电路课程中引入时延及时序问题的必要性,并在实际的数字电路课程教学过程中进行试点,最终对试点结果进行了分析总结。

摘要： "新工科"的提出对我国工程教育体系人才的培养提出了新的要求,以新工科核心能力培养为目标,将课程思政与专业教育相结合,达到同向同行、共同育人的目的.以数字逻辑电路课程为例,首先从教学目标和教学设计两方面介绍研究思路,然后介绍具体的课程思政案例,最后介绍教学模式的改革.新工科与课程思政是当前大学生能力培养及道德教育的新趋势,文章提供了研究思路和方法,为高校传统工科专业的转型和一流课程的建立提供理论和实践依据.

摘要： 该文通过分析数字逻辑电路课程的教学现状,从理论教学、实验教学和课程考核等方面对该课程的教学模式与方法进行总结,并提出一些教学改革措施.近年来的教学实践表明,这些改革措施能有效提高教学质量,促进学生"双创"实践能力的培养.

摘要： 意法半导体推出了新一代汽车智能开关模块VN9D30Q100F和VN9D5D20FN,这是市场上首款在片上全数字诊断功能中增加了数字电流检测回路的驱动芯片,为12V电池供电汽车系统高边连接专门设计,可简化电控单元(ECU)的硬件和软件设计,并增强系统可靠性。新器件利用意法半导体新一代的VIPower*M0-9技术,在6mm x 6mm QFN封装中整合一个带3.3V数字逻辑电路的高效40V沟槽垂直MOSFET和高精度模拟电路,其紧凑尺寸和高集成度比市场上现有类似驱动器芯片节省电路板面积高达40%。

摘要： 应用型高校转型过程中,对新工科人才的能力培养从注重知识、学术、技术能力转为知识、学术、技术和社会能力、个人效能全方面发展。新增的社会能力和个人效能与课程思政要求不谋而合。从新工科工程教育改革创新出发,以学生五大核心能力培养为核心,建立课程的评价体系。采用层次分析法计算各个指标的权重,得到层次权重总表。以自动化专业数字逻辑电路为例,建立课程评价指标细则,从信息化教学平台和专用管理系统获取数据,进行课程的评价。该方法为高校职能部门对学生核心能力评价和培养方案的制定提供有效的参考,具有一定的借鉴意义。

摘要： 针对计算机专业学生的数字逻辑电路课程设计教学存在的不足,提出有针对性的实验教学改革思路,首先选择类C的Verilog HDL语言做设计性实验,其次根据从单一到综合的学习规律与专业培养目标的要求,精心设计3个逐层递进的实验课题,最后在考核方式上对于自选题组采用项目答辩模式对课题成果进行考核,并以实例说明教学效果.

摘要： “数字逻辑电路”课程是电子、通信、自动化、计算机等专业的核心基础课程.随着电子技术的发展,在数字逻辑设计领域出现了新的技术方法,现有课程的授课内容和形式已经不能满足培养学生的需要.本文从教学现状分析、课程改革思路、改革面临的困难三个方面对“数字逻辑电路”课程改革进行了论述,力求能够加快推进“数字逻辑电路”课程的改革步伐.

摘要： 在数字逻辑电路设计过程中，仿真验证阶段的自动化程度不高，往往会造成投入人力大、产品开发周期长的局面。本文针对这种情况、提出了一种逻辑验证平台设计方案。该方案拥有通用的带约束的随机激励发生器，支持ScoreBoard(记分牌)式的自动比对功能，支持脚本化的验证过程。

摘要： 文章以基于虚拟仪器的显示译码器设计为实例,探讨了虚拟仪器应用于数字逻辑电路实验及教学所具备的特殊优点:直观、简洁且效果超越虚拟现实或仿真技术,对新形式下的实验教学方法更新和拓展虚拟仪器应用领域提供了新的思路。

摘要： 《计算机组成原理》是高校计算机及相关专业必修的一门专业课。为了全面提升大学《计算机组成原理》课程的教学质量。培养具有创新精神、掌握高新技术的一代新人,论文将当今世界先进的EDA(Electronic Design Automation)技术。引入《计算机组成原理》课程教学。修改了传统重理论、轻实践的教学手段。指导学生在学习计算机相关理论知识的同时,在实验课上用EDA技术,亲自动手分析、设计、组装、调试,从数字逻辑电路到具有基本功能的模型计算机。并由此引发了对《计算机组成原理》课程教改的积极探索和实践。

摘要： 介绍了针对商用180nm标准CMOS工艺电路的瞬时脉冲(SET)检测电路的设计和原理，并在重粒子加速器下进行了测量。结果显示：在180nm数字逻辑电路中，重粒子轰击诱生的最大瞬时脉冲宽度小于～660ps，660ps延迟基本能抑制SET的影响。归一化SET饱和截面约为反相器漏结面积的1/10，SET截面与LET呈现出线性增加到饱和的关系。

摘要： 在数字逻辑电路设计中，分频器是一种基本电路。本文提出了一种分频系数为小数的分频器设计的方法，利用Verilog编程，在Xilinx7.1i平台上实现综合和仿真，并在开发板上得以实现。

摘要： 本文简要介绍了CPLD器件的特点和应用范围,并以分频比为1.5的半整数分频器的设计为例,介绍了在Xilinx Foundation ProjectManager开发软件下,利用原理图的输入方式来设计数字逻辑电路的过程和方法。

摘要： 随着数字技术的发展，布尔代数已成为数字逻辑电路分析和设计的基础.本文将逻辑代数中反演规则和对偶规则进行拓展，使之适用与"异或"和"同或"的变换。

摘要： 针对n变量Reed-Muller(RM)逻辑函数具有3n个混合极性,对应着3n个繁简不同的展开式的问题,提出一种遗传算法-离散三值粒子群优化(GA-DTPSO)算法对电路面积进行优化的方法.首先根据RM电路的XNOR/OR实现形式,建立混合极性XNOR/OR电路面积优化的数学模型和改进混合极性XNOR/OR电路极性转换方法;然后在遗传算法中引入粒子群算法的搜索机制,结合混合极性的特点提出GA-DTPSO算法;最后利用GA-DTPSO算法进行混合极性XNOR/OR电路面积最佳极性搜索,得到面积最优的XNOR/OR电路.通过对14个MCNC和ISCAS基准电路进行测试的结果表明,该方法能有效地提高混合极性XNOR/OR电路面积优化效果.

摘要： 逻辑电路包括至少一个可变电阻器件，该至少一个可变电阻器件被配置成，该至少一个可变电阻器件的电阻值根据至少一个选择的值而变化。该选择的值是从输入信号的电压和电流当中选择的，并且该至少一个可变电阻器件被配置成记忆该电阻值。逻辑电路被配置成通过设置记忆的电阻值来存储多电平数据。

摘要： 本发明提供了一种逻辑电路制造方法以及逻辑电路。逻辑电路制造方法包括：在硅片中形成有源区；以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；形成逻辑器件的栅极；执行NMOS核心器件区域的轻掺杂；执行PMOS核心器件区域的轻掺杂；执行NMOS区域的n型离子注入；执行PMOS区域的p型离子注入；其中，不执行NMOS和PMOS输入输出器件的轻掺杂步骤。

摘要： 本发明的逻辑电路的目的在于，提供一种使高速处理器的导入进入到视线中，解决在高速动作时注入测试码模式的单元间的动作偏移的问题的手段。为此，对注入测试码模式的单元间的同步，不是通过使动作时钟相同，而是通过与来自功能模块的输出定时相一致来进行同步。通过该手段，以比动作时钟更低的周期即来自功能模块的输出定时使注入测试码模式的单元进行同步，由此能够缓和信号延迟的偏差(偏移)的影响。

摘要： 逻辑电路包括至少一个可变电阻器件，该至少一个可变电阻器件被配置成，该至少一个可变电阻器件的电阻值根据至少一个选择的值而变化。该选择的值是从输入信号的电压和电流当中选择的，并且该至少一个可变电阻器件被配置成记忆该电阻值。逻辑电路被配置成通过设置记忆的电阻值来存储多电平数据。

摘要： 本申请公开了一种逻辑电路的生成方法、生成装置、门电路和逻辑电路，逻辑电路的生成方法包括：设计并生成初始隧穿场效应晶体管逻辑电路，初始隧穿场效应晶体管逻辑电路包括至少一个逻辑门；确定逻辑门的串联支路中与逻辑门的输入节点连接的第一隧穿场效应晶体管；使用场效应晶体管替换第一隧穿场效应晶体管；在逻辑门的串联支路与逻辑门的输出节点之间增加第二隧穿场效应晶体管，生成逻辑电路。能够克服隧穿场效应晶体管在串联支路中造成的电流衰减过大的缺陷，以及克服替换入逻辑门中的场效应晶体管所导致的漏电流增大的缺陷，从而逻辑门由于其串联支路中电流衰减过大导致的性能、噪声容限等发生退化，提高逻辑电路的性能。

摘要： 一种基于化合物的纯耗尽型逻辑电路及复合逻辑电路，属于半导体领域，通过电平转换电路接入输入信号，并对输入信号进行分压和电平位移，以输出第一逻辑信号；反相电路基于耗尽型HEMT晶体管对第一逻辑信号进行反相，以输出第二逻辑信号；反相电路由单电源供电；故简化了基于化合物的纯耗尽型逻辑电路的外围电源电路。

摘要： 本发明提供了一种用于检测逻辑电路中扰动的方法，该逻辑电路包括由时钟信号协调的多个数据路径和至少一个测试电路(21)，该测试电路具有用于改变测试传播延迟的可编程长度数据路径(22)，所述测试电路还包括输入(X,Y)、输出(N)和错误发生器(26)，该错误发生器用于在该输出(N)不同于所述输入的预期输出(R1,R2)的情况下提供错误(E)，所述测试电路具有校准模式，该校准模式包括：‑通过改变该可编程长度数据路径(22)来确定临界传播延迟，直到该错误发生器(26)输出错误(E)，‑调整该可编程长度数据路径(22)以在其中包括容许延迟，‑切换到检测模式，该检测模式被配置为在该错误发生器输出错误(E)的情况下沿着该可编程长度数据路径(22)检测该逻辑电路中的扰动。

摘要： 本发明涉及一种换挡器挡位显示三线式逻辑电路及使用该逻辑电路的车辆；该三线式逻辑电路为三线PWM驱动控制的指示灯和背光灯逻辑电路；所述三线式逻辑电路的三线PWM驱动控制线分别为R挡驱动信号、D挡驱动信号和N挡驱动信号，能实现7种组合逻辑供换挡器挡位显示七种工况。本发明结构设计合理，成本低，在保证高可靠性和强EMI（Electromagnetic Interference）性能的基础上，突破性能的提出了纯硬件逻辑解决方案，采用灵活的硬件逻辑方案，便于应用且适用范围广，能适用于不同车型和多种造型和不同车厂的EMC（Electro Magnetic Compatibility）规范。

摘要： 一种纯耗尽型逻辑电路及复合逻辑电路，属于半导体领域，通过电平转换电路接入输入信号，并对输入信号进行分压和电平位移，以输出第一逻辑信号；反相电路基于耗尽型HEMT晶体管对第一逻辑信号进行反相，以输出第二逻辑信号；反相电路由单电源供电；故简化了基于化合物的纯耗尽型逻辑电路的外围电源电路。

摘要： 本实用新型涉及一种换挡器挡位显示三线式逻辑电路及使用该逻辑电路的车辆；该三线式逻辑电路为三线PWM驱动控制的指示灯和背光灯逻辑电路；所述三线式逻辑电路的三线PWM驱动控制线分别为R挡驱动信号、D挡驱动信号和N挡驱动信号，能实现7种组合逻辑供换挡器挡位显示七种工况。本实用新型结构设计合理，成本低，在保证高可靠性和强EMI（Electromagnetic Interference）性能的基础上，突破性能的提出了纯硬件逻辑解决方案，采用灵活的硬件逻辑方案，便于应用且适用范围广，能适用于不同车型和多种造型和不同车厂的EMC（Electro Magnetic Compatibility）规范。