时序约束

摘要： 在机械设备自动制造过程中,常见的资源调度方法在动态环境下信息延迟比较大,调度方法整体适应性比较差。为了解决这一问题,提出机械设备自动化制造过程资源优化调度方法设计。从制造过程特性入手,构建基于资源优化的制造过程模型,确定资源调度的时序约束和各个资源间的逻辑关系,将时间、成本、质量、逻辑关系和资源消耗作为目标,获得各个目标间的相互关系矩阵,完成理想调度目标函数的建立,在时序约束和资源约束的条件下,通过编码和解码求解出资源优化调度最优解。实验结果表明:在动态环境条件下,设计的资源优化调度方法资源调度消耗时间少,资源量充足,能够满足调度需求,整体适应性优于常见的调度方法。

摘要： 随着国内政策与资源的倾斜,国产化芯片取得长足进步,但核心器件与高端芯片仍需在探索与应用中发展。现场可编程门阵列(FPGA)作为信号处理与数据传输的通用芯片需要大量应用,另一方面,因国产红外探测器存在盲元、闪元等无效像元,使盲闪元剔除成为红外机芯必要的图像处理算法。因此采用国产化的FPGA进行基于时空滤波的红外盲闪元实时检测算法的移植,对FPGA进行逻辑优化和时序约束,并通过片上RAM和片外DDR3分别进行数据缓存。经算法移植,红外图像缺陷像元被有效抑制,盲闪元率从5‰降为0.73‰,验证了在国产FPGA上实现算法移植的可行性,对促进我国自主可控的核心芯片的工程应用与推广具有深远意义。

摘要： 时序约束分解是求解时序约束服务组合问题的有效方法,通过在时序约束分解模型中引入松弛因子,可以增强对用户约束强度的适应能力。针对现有的松弛因子自适应调节方法采用模糊推理规则,依赖人工经验,考虑的影响因素也较少的情况,提出一种使用神经网络自适应调节松弛因子的方法,考虑了活动个数、候选服务个数、约束强度和约束个数等因素对松弛因子的影响。仿真实验分析表明,将所提出方法确定的松弛因子用于时序约束分解时,可以较用模糊推理方法确定的松弛因子获得更好的综合性能。

摘要： 为了解决保护和断路器误动、拒动及其告警信息传输错误等不确定性因素影响故障诊断结果与精度的问题,建立了融合多源信息的电网多层故障诊断模型,包括开关量诊断环节、电气量诊断环节的单源信息诊断层以及多源信息融合诊断层.基于此多层模型提出了一种电网多层智能故障诊断方法.最后,针对某一电网拓扑进行案例分析,所提出多源信息融合的电网故障多层诊断方法能够克服保护和断路器的误动、拒动及其告警信息传输错误等不确定性,准确辨识故障元件,验证了所提方法的有效性和容错性,具有工程实用价值和良好的应用前景.

摘要： 逻辑器件的延迟问题在传统数字电路课程中通常是被忽略的内容,但在现代数字逻辑电路设计过程中,逻辑器件的传输延迟及相关时序问题已经成为电路设计的关键。本文探讨了数字逻辑电路课程中引入时延及时序问题的必要性,并在实际的数字电路课程教学过程中进行试点,最终对试点结果进行了分析总结。

摘要： 为了设计合理高效的时钟树网络,对建立和保持时间约束以及时钟偏差进行分析,基于28 nm工艺设计了一款高速数字芯片,采用Innovus工具实施布局布线,在时钟树综合(CTS,clock tree synthesis)阶段采用CCOpt(clock concurrent optimization)技术,合理利用时钟偏差,同时优化时钟路径和逻辑路径,对时钟网络进行优化,并考察时钟树延时、时序和时钟网络功耗等指标.结果标明:与传统CTS技术相比,采用CCOpt技术时,最差时序违例和违例路径数量减少50％;布局布线时间减少2 h;芯片时钟网络内部互连功耗减少55％,泄漏功耗减少80％,有效提高了数字芯片的性能.

摘要： JPEG XR编码算法中重叠双正交变换(LBT)传统的FPGA实现都是基于线性提升结构,无时序约束,存在亚稳态、码流不受控等问题.为此,设计了一种基于FPGA时序结构的LBT变换控制器,该设计采用混合状态机,将LBT变换算子设计为时序控制结构的数据处理模块.数据处理模块通过握手信号与前后控制模块进行指令通信,并根据指令进行相应的数据处理.为了节省FPGA内部存储空间,该设计采用单RAM循环结构,由通道选择器来切换各个控制模块与RAM之间的通道.各个控制模块根据数据处理模块反馈的应答指令实时计算图像数据的地址,交叉对RAM进行读写操作.实验结果表明,该控制器实现了对LBT变换的FPGA时序约束,处理后的图像与MATLAB仿真图像基本一致,达到了预期目的.

摘要： 随着海军对电子战的认识水平不断提高,传统电子战的能力已经不能满足现代战争的需求.国内外电子战侦察的研究重点已经从对“五大参数”的侦收转移到脉内分析与个体识别、无源定位等方向.这就导致了需要处理信号速率越来越高和算法的复杂程度大大增加,因此会对现场可编程门阵列(FPGA)硬件设计提出更高的要求:FPGA工作时钟速率大大提高,逻辑层次指数倍增多,从而布局布线导致的时序错误非常容易发生,致使出现理论设计和方案实现的不一致现象.以实际需求出发,阐述了FPGA时序优化的设计方法.首先介绍了FPGA时序的本质,以及优化的方式;接着以一实例阐述如何去解决FPGA时序问题;最后归纳总结解决每个阶段FPGA时序优化的通用方法.

摘要： 现有针对3/2接线系统的故障诊断方法较少考虑死区故障,在基于保护和断路器动作信息进行故障诊断时易造成误判.提出一种计及死区故障的3/2接线变电站的Petri网故障诊断方法,除了系统中母线、线路和变压器等元件,对死区位置也建立其加权模糊时序Petri网模型.针对3/2接线系统不同死区位置、不同类型故障的跳闸策略,利用保护动作信息和断路器辅助节点开合状态信息构造死区故障辨识逻辑.通过死区故障的逻辑辨识和保护及断路器的时序约束检查,对诊断模型的结构和参数进行修正.测试系统仿真算例和电网实际故障案例表明,该方法能够在保护和断路器不正确动作和警报信息不完整等复杂状态下识别真实故障元件,提高了诊断的准确度和容错性.

摘要： 在离散事件系统的故障诊断中,基于自动机模型的方法得到了广泛应用.在实际工程系统中,离散事件的发生常常有固定的先后次序.在传统的方法中,故障通常会被假设为永久的,不可自行恢复的,可自行恢复的故障会使得系统的自动机模型变得更加复杂.针对以上问题,本文提出了一种带有时序信息的自动机模型.该模型能够更准确地描述带有时序约束的系统特性,并简化自动机模型结构.在此模型的基础上提出了可自行恢复故障的诊断方法.该方法搜索了可自行恢复故障的可观测事件序列,从而得到诊断结果.实验结果表明与传统方法相比,该方法减少了诊断路径的数目,节约了诊断时间.

摘要： 专用集合通信加速芯片是一个16+1端口的交换芯片，它的物理实现是采用180nm Hejian标准单元库工艺，最终面积为12.5mm×12.5mm，芯片规模为1.1M标准单元，Memory单元总计为432KB。芯片设计频率为156.25MHz，采用DDR通信端口，最终功耗为4.7W。在这款芯片中采用了At-speed测试，可以对芯片的时延故障进行测试，以提高芯片的可靠性。针对At-speed测试的逻辑实现，以及在物理设计中遇到的难点，如时序约束的设计、如何降低测试模式下的功耗等问题进行了研究。

摘要： 基于Altera FPGA的LogicLock(逻辑锁定)设计方法提高了复杂系统设计时的效率，在设计整合时，能更好的继承各个模块的实现结果；AssignmentEditor(约束编辑器)提供了指导QuartusⅡ对设计进行时序收敛的一种手段。本文介绍了如何利用这两种设计方法对数字存储示波器中高速数据存储电路性能进行优化。

摘要： 在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能.本文首先讲解了时序分析中重要的概念,并将这些概念同数字系统的性能联系起来,最后结合FPGA的设计指出了时序约束的内容和时序约束中的注意事项.

摘要： 本发明针对敌方防空火力压制任务(SEAD)场景，考虑无人机集群执行任务期间的资源约束、运动学约束以及任务之间的时序优先级约束，提出一种基于蒙特卡洛树搜索架构的异构多无人机协同任务分配方法。方法创新性地将蒙特卡洛树搜索与异构多无人机协同任务分配相结合，设计以蒙特卡洛树搜索的任务分配架构，通过有限次数的迭代返回当前状态下的最优决策；并采用遗传算法对无人机的内部任务序列以及无人机接近目标时的航向角进行优化，降低了无人机的航迹代价，提高系统效能；最后针对任务时序优先约束引发的死锁问题，设计了基于图论的死锁检测与解除算法，保证任务分配方案的可行性。本发明提出的方法可以有效满足SEAD任务场景下的任务分配需求，顺利完成敌方防空火力压制任务作战任务，并且与传统分配算法相比保证了最大化系统效能。

摘要： 本发明属于电子技术领域，具体为一种带有时序约束的FPGA时序驱动布局方法。本发明的布局方法中，提出了四类时序约束：时钟周期约束、输入输出延迟约束、特定时序路径约束和线网最大延迟约束。处理四类时序约束延迟的主要思想就是将这些时序约束的信息添加到时序分析这一步，进而作为最终代价函数的一部分处理。本发明能处理用户设定的时序约束，极大地增加了FPGA时序布局算法的灵活性，同时能保证布局算法的正确性。

摘要： 本发明公开了一种寄存器时序约束灵活建模方法，首先确定寄存器的输入端过渡时间、时钟端过渡时间、输出负载电容的仿真范围，并在每种输入端过渡时间、时钟端过渡时间、输出负载电容组合下仿真得到时序约束范围，然后在此约束范围内以一定间距提取建立松弛和保持松弛并仿真得到时钟端到输出端延时。最后，利用人工神经网络建立寄存器的相互依赖的时序模型，其中时钟端到输出端延时被建模为输入端过渡时间、时钟端过渡时间、输出负载电容、建立松弛、保持松弛和输出端状态的函数。本发明中灵活的时序约束模型具有仿真开销低，预测效果精度较高的优点，对于数字集成电路的静态时序分析时序签核有重要意义。

摘要： 本发明属于电子技术领域，具体为一种带有时序约束的FPGA时序驱动布局方法。本发明的布局方法中，提出了四类时序约束：时钟周期约束、输入输出延迟约束、特定时序路径约束和线网最大延迟约束。处理四类时序约束延迟的主要思想就是将这些时序约束的信息添加到时序分析这一步，进而作为最终代价函数的一部分处理。本发明能处理用户设定的时序约束，极大地增加了FPGA时序布局算法的灵活性，同时能保证布局算法的正确性。

摘要： 本发明提供了一种基于路径的通用卫星载荷时序约束检验方法及系统。该方法包括：对载荷动作进行时间排序及初始能量设置；获取第i个载荷动作和第i+1个载荷动作；将第i个载荷动作的起始时间点作为第一端点，将第i+1个载荷动作的起始时间点作为第二端点，确定当前路径；根据当前路径的参数向量，确定路径能量；根据通过路径后的剩余能量是否衰减至零以下，确定第i个载荷动作与第i+1个载荷动作之间是否有时序冲突。本发明提供的基于路径的通用卫星载荷时序约束检验方法及系统能够以简单的判断逻辑完成对时序冲突的检验。

摘要： 本发明公开了一种基于量化时序约束的智能家居运行时验证方法，基于量化时序约束，定义用户执行自主活动时的环境需求；基于度量时序逻辑，将定义的环境需求转化为时序逻辑公式，并进行性质规约，生成属性监控器；通过传感器，获取智能家居系统中环境属性的属性值，并进行预处理，得到运行时状态数据；基于S‑Taliro工具中的验证算法，结合智能家居系统的运行时状态数据以及属性监控器，验证智能家居系统的运行时状态是否满足需求；根据验证结果，触发智能家居设备执行不同操作，如果满足需求，则智能家居系统维持当前状态，否则根据预定义的策略，改变智能家居设备的运行状态。

摘要： 本发明提供一种时序约束的多业务流突发平滑的方法及装置，方法步骤如下：步骤1、启动设备；步骤2、获取△T；步骤3、获取不同传输路径时延差；步骤4、获取有时序约束的业务流特征，如果是周期性业务流，则获取周期大小、业务最大容忍时延、连续的报文个数、最大报文长度、发送速率、设备抖动；计算可分散调度的时间范围；步骤5、根据步骤4中计算得出的可分散调度的时间范围、以及连续的报文个数，则按照预定规则算出每个报文发送间隔；步骤6、按照立即发送第一个收到的报文，并隔预定时间，发送下一个报文的方式，将报文发送到对应的出端口。本方法既能减少业务报文的突发，又不破坏时序约束的业务流之间的时序关系。

摘要： 本发明涉及一种大数据挖掘的技术领域，公开了一种时序约束的大数据关联规则挖掘方法，包括：S1：利用时间滑动窗口对待挖掘数据流进行处理，形成数据库；S2：扫描数据库，计算数据库中每种元素的价值，删除价值小于预定值的元素，并按价值大小对剩下的元素排序；S3：再次扫描数据库，调整数据库中元素顺序，调整后元素的顺序为基于价值大小的元素排序顺序；S4：构建初始元素价值列表，通过迭代的方式构建K集合价值列表；S5：构建集合枚举树，利用价值策略方法对集合枚举树进行剪枝，最终枚举出的元素序列集合即为数据库的关联规则。

摘要： 本发明涉及一种混合云环境下带多时序约束的工作流调度方法，包括：建立包括模型的决策变量、模型约束和模型目标的混合云多时序约束工作流调度问题的形式化模型，在混合云多时序约束工作流调度问题的形式化模型下建立多时序约束分解策略、启发式任务分配策略和考虑计费周期的成本优化策略，使用多时序约束分解策略、启发式任务分配策略和考虑计费周期的成本优化策略得到混合云中具有时序约束的工作流调度的最佳方案。本发明可以提高最优解生成的有效性，在复杂流程结构、多时序约束、混合云资源等复杂环境制定成本更低的调度解。

摘要： 本发明公开了一种寄存器时序约束灵活建模方法，首先确定寄存器的输入端过渡时间、时钟端过渡时间、输出负载电容的仿真范围，并在每种输入端过渡时间、时钟端过渡时间、输出负载电容组合下仿真得到时序约束范围，然后在此约束范围内以一定间距提取建立松弛和保持松弛并仿真得到时钟端到输出端延时。最后，利用人工神经网络建立寄存器的相互依赖的时序模型，其中时钟端到输出端延时被建模为输入端过渡时间、时钟端过渡时间、输出负载电容、建立松弛、保持松弛和输出端状态的函数。本发明中灵活的时序约束模型具有仿真开销低，预测效果精度较高的优点，对于数字集成电路的静态时序分析时序签核有重要意义。