180nm CMOS工艺单粒子瞬时脉冲研究

摘要

介绍了针对商用180nm标准CMOS工艺电路的瞬时脉冲(SET)检测电路的设计和原理，并在重粒子加速器下进行了测量。结果显示：在180nm数字逻辑电路中，重粒子轰击诱生的最大瞬时脉冲宽度小于～660ps，660ps延迟基本能抑制SET的影响。归一化SET饱和截面约为反相器漏结面积的1/10，SET截面与LET呈现出线性增加到饱和的关系。