CMOS工艺

摘要： 基于多频段一体化通信、雷达无线电跳频通信以及短波通信系统对低噪声、大带宽等性能的需求,提出了一种低相噪、低功耗、片上面积小、超宽带的压控振荡器电路结构。双核VCO的结构覆盖了12GHz-24GHz的超宽带正交频率输出范围,采用CMOS工艺库进行了设计仿真和版图设计,版图设计面积为0.4mm×0.65 mm。仿真结果表明,宽带压控振荡器在TT工艺角下的调谐频率能覆盖11.79~25.15GHz的超宽范围,24GHz工作频率下,1MHz频偏处相位噪声能达到-100dBc/Hz,且电路总功耗不超过33mW。

摘要： 针对传统张弛振荡器精度低的问题,设计了一种低功耗、高稳定度的张弛振荡器。该振荡器由RC充放电模块、有源滤波器模块以及偏置模块组成。采用单比较器实现电位反转,降低整体的功耗,通过使用温度特性相反的电阻混合对温度变化进行补偿,以及有源滤波器产生电压反馈以实现输出时钟信号高精度。采用SMIC 0.18μm工艺搭建整体电路,并使用Spectre对电路进行仿真。仿真结果显示该电路在宽温度范围(-40~125°C)下的频率偏移为0.43%,在1.5~2.5 V电源电压变化范围内,频率变化为0.24%,总电路平均工作电流为19.47μA。

摘要： 文章为一款降压式DC-DC电源芯片提供一种高性能的振荡器电路以及斜坡发生器,并对其工作原理进行了分析。文章采用中芯国际0.18μm CMOS工艺,在Cadence软件下,利用specture电路仿真工具,对振荡器电路进行仿真。经过仿真验证,该电路振荡频率在3.3V,27°C的典型环境下,中心振荡频率为672.4 kHz,达到了预期指标,实现了电路功能。在温度-20°C~120°C的仿真条件下,振荡器的频率受温度影响非常小,性能稳定,频率偏移率为3.8%。

摘要： 随着微电子技术和计算机技术的发展,步进电机在自动控制等相关领域的应用日益广泛,而其运行性能与其使用的驱动器相关。就步进电机的驱动技术而言,细分驱动具有良好的控制效果,PWM是目前步进电机细分驱动电路中普遍采用的技术,具有功耗低、体积小、适合于复杂的电流波形控制、动态性能好等优点。本文通过Cadence软件,采用TSMC0.18μmCMOS工艺设计了一款PWM控制电路,该电路由RS触发器电路、电压比较器电路、振荡器电路和施密特触发器电路构成,其中振荡器的输出频率为f=25097kHz,振荡周期为T=39.85ns,电流波动极小。在步进电机中可实现双极性、固定关断时间的定电流PWM控制,用PWM斩波电路实现恒流斩波控制,以获得良好的转矩-频率特性。

摘要： 设计了一种提高晶圆利用率和产出的小尺寸CMOS运算放大器贴片封装工艺。采用两级放大电路实现大功率输出,按照CMOS制造工艺要求,在16μm×16μm设计折叠型7层版图的集成电路,按照QFN封装的特点增加散热能力。测试结果证明,该设计电性能好,达到CMOS制造工艺的技术要求。这种创新设计的版图面积和芯片体积小、质量轻、集成度高,可降低芯片的工业制造成本,对解决晶圆利用率低和产出低的问题具有实践价值。

摘要： 基于超宽带射频(RF)收发电路的应用,设计了一种正交输出的超宽带、全集成并且可重构的频率综合器,可适用于25 MHz~12 GHz工作频段的射频接收、发射电路中射频信号的上变频和下变频处理。采用电荷泵频率综合器作为整体实现架构,使用双核压控振荡器(VCO)覆盖频率范围,利用多级级联本振信号生成技术产生本振信号,实现了适用于多频段一体化通信、雷达无线电跳频、软件定义无线电的频率综合器。采用CMOS工艺进行了设计仿真和流片,芯片尺寸为0.658 mm×1.2 mm。测试结果表明,12 GHz相位噪声不大于-85 dBc/Hz@100 kHz offset,电路典型总功耗为203 mW。

摘要： W波段(75~110 GHz)拥有大可用带宽、低大气损耗、短波长以及在多尘和多雾条件下工作的能力,因此具有巨大的应用潜力,涵盖从通信、传感、成像到短程高速数据通信的多个领域。因此,W波段收发机的研究和应用受到了越来越多的关注。本文提出了基于耦合线的收发开关、移相器和衰减器,旨在对应用于W波段的CMOS毫米波相控阵收发机芯片中重要模块和关键技术予以研究。其中,收发开关在复用为功率放大器的输出匹配网络和低噪声放大器的输入匹配网络的同时有效降低了插入损耗,移相器和衰减器实现了极高的分辨率。以上3个关键模块的实现原理和电路设计均在文中进行了详细的阐述,并通过了流片验证。仿真结果和测试结果说明了采用CMOS工艺制造W波段相控阵芯片的可实现性。

摘要： 该文设计了一种基于0.35μm CMOS工艺的采用双极型晶体管作为感温元件的数字温度传感器.该温度传感器主要由正温度系数电流产生电路、负温度系数电流产生电路、一阶连续时间Σ-Δ调制器、计数器和I2C总线接口等模块组成.为提高温度传感器的测量精度,该文深入分析了在不采用校准技术的情况下工艺漂移对温度传感器精度的影响,并在此基础上提出了简单的校准电路设计.根据电路仿真结果,在加入校准电路之后,温度传感器在-40～120°C温度范围内的精度可以达到±0.5°C.

摘要： 设计了一种利用吉尔伯特结构、基于0.18 μm的CMOS工艺的20?30 GHz范围变频混频器.首先,设计变压器巴伦以实现电路信号的差分输入,并在中频输出端增加电阻反馈的缓冲放大级,实现了提高混频器转换增益的目的;随后利用吉尔伯特高平衡结构,实现了电路拥有更优端口隔离度的目的.仿真结果表明,在20?30 GHz频段范围内,当本振功率等于-6 dBm时,设计的混频器实现了7.8?9.8 dB范围的高转换增益,其中电路各端口隔离度均优于27 dB.此外,当工作电压为1.8 V时,混频器的静态工作电流为10.5 mA,芯片面积为1.41 mmX 0.88 mm.

摘要： 基于硅基65 nm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺,设计了一款工作频率为91.6～93.2 GHz的压控振荡器(Voltage Control Oscillator,VCO).使用基于变压器结构的高品质因子电感改善了VCO电路的相位噪声,并采用金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)开关阵列和变容管共同实现了该VCO电路的频率调谐.VCO的输出信号通过电感的耦合线圈输出,降低了电路版图布版难度.仿真实验结果表明,提出的VCO电路的功耗为13.6 mW,调谐范围为1.6 GHz,输出功率大于-14.5 dBm,偏离振荡频率10 M Hz处的相位噪声优于-107.7 dBc/Hz.

摘要： 本文介绍了一款具有自主知识产权的多模多频导航射频芯片产品,芯片可根据管脚电平设定对B1、B2、B3及GPSL1中任意一个导航信号进行下变频处理,内部集成了LNA、MIXER、PLL、ADC、AGC、SPI等电路单元,具有较高的集成度,对于促进导航设备的小型化及核心器件的国产自主可控具有积极意义.

摘要： 本文介绍了一款具有自主知识产权的多模多频导航射频芯片产品,芯片可根据管脚电平设定对B1、B2、B3及GPSL1中任意一个导航信号进行下变频处理,内部集成了LNA、MIXER、PLL、ADC、AGC、SPI等电路单元,具有较高的集成度,对于促进导航设备的小型化及核心器件的国产自主可控具有积极意义.

摘要： 本文介绍了一款具有自主知识产权的多模多频导航射频芯片产品,芯片可根据管脚电平设定对B1、B2、B3及GPSL1中任意一个导航信号进行下变频处理,内部集成了LNA、MIXER、PLL、ADC、AGC、SPI等电路单元,具有较高的集成度,对于促进导航设备的小型化及核心器件的国产自主可控具有积极意义.

摘要： 本文介绍了一款具有自主知识产权的多模多频导航射频芯片产品,芯片可根据管脚电平设定对B1、B2、B3及GPSL1中任意一个导航信号进行下变频处理,内部集成了LNA、MIXER、PLL、ADC、AGC、SPI等电路单元,具有较高的集成度,对于促进导航设备的小型化及核心器件的国产自主可控具有积极意义.

摘要： 介绍了一种实用的线性兼容CMOS工艺中耗尽型NJFET的设计与优化，流片验证得到NJFET的夹断电压为-1.35V，击穿电压为15.5V，通过优化NJFET的结构，可以实现NJFET的耐压达到34V.使用该NJFET及其线性兼容CMOS工艺，成功研制了一款低压差线性稳压器(LDO)，基准源静态电流小于1.5μA.该工艺还可广泛应用于高压A/D和D/A转换器的研制.

摘要： 介绍了一种实用的线性兼容CMOS工艺中耗尽型NJFET的设计与优化，流片验证得到NJFET的夹断电压为-1.35V，击穿电压为15.5V，通过优化NJFET的结构，可以实现NJFET的耐压达到34V.使用该NJFET及其线性兼容CMOS工艺，成功研制了一款低压差线性稳压器(LDO)，基准源静态电流小于1.5μA.该工艺还可广泛应用于高压A/D和D/A转换器的研制.

摘要： 介绍了一种实用的线性兼容CMOS工艺中耗尽型NJFET的设计与优化，流片验证得到NJFET的夹断电压为-1.35V，击穿电压为15.5V，通过优化NJFET的结构，可以实现NJFET的耐压达到34V.使用该NJFET及其线性兼容CMOS工艺，成功研制了一款低压差线性稳压器(LDO)，基准源静态电流小于1.5μA.该工艺还可广泛应用于高压A/D和D/A转换器的研制.

摘要： 介绍了一种实用的线性兼容CMOS工艺中耗尽型NJFET的设计与优化，流片验证得到NJFET的夹断电压为-1.35V，击穿电压为15.5V，通过优化NJFET的结构，可以实现NJFET的耐压达到34V.使用该NJFET及其线性兼容CMOS工艺，成功研制了一款低压差线性稳压器(LDO)，基准源静态电流小于1.5μA.该工艺还可广泛应用于高压A/D和D/A转换器的研制.

摘要： 介绍了一种实用的线性兼容CMOS工艺中耗尽型NJFET的设计与优化，流片验证得到NJFET的夹断电压为-1.35V，击穿电压为15.5V，通过优化NJFET的结构，可以实现NJFET的耐压达到34V.使用该NJFET及其线性兼容CMOS工艺，成功研制了一款低压差线性稳压器(LDO)，基准源静态电流小于1.5μA.该工艺还可广泛应用于高压A/D和D/A转换器的研制.

摘要： 本文回顾和总结了国产电阻阵列三个发展阶段的主要技术方案、优缺点和最终结果。第一代64×64电阻阵列采用了体材料微机械加工的单晶硅薄膜微型电阻，电阻成品率较高但与CMOS工艺不兼容、均匀性差、功耗大、占空比极低、规模小；第二代128×128和256×256电阻阵列采用了体材料微机械加工的复合薄膜微型电阻，基本解决了工艺兼容性、均匀性、功耗等方面的问题，但占空比和规模提高有限；第三代128×128复合悬浮薄膜电阻阵列采用了薄膜转移技术，占空比显著提高，功耗明显下降，该技术有望成为今后国产电阻阵列的主流制造技术，但技术成熟度有待进一步提高。最后对国产电阻阵列未来技术发展进行了展望、分析和探讨。

摘要： 本发明提供一种与CMOS工艺兼容的大面积微桥电阻阵列谐振腔工艺，包括步骤：提供衬底，其划分成待形成电阻阵列和其控制电路的第一、第二区域，按普通CMOS工艺在第二区域形成控制电路；在第一区域上生长氧化层，并在其上形成电阻阵列；在第一区域上生长阻挡层，并在其中形成第一凹槽；对控制电路作后段互连工艺，在第二区域的金属间介质层上形成钝化层，第一区域的阻挡层上方也淀积有层间介质层和金属间介质层；以钝化层为掩模，干法刻蚀第一区域的金属间介质层和层间介质层，并以阻挡层为掩模，继续刻蚀第一凹槽底部的氧化层至露出衬底，形成第二凹槽；使用湿法刻蚀法将电阻阵列下方的衬底刻蚀掉，形成谐振腔腔体，第二凹槽作为刻蚀溶液的导入通道。

摘要： 本发明公开了一种BCD工艺中的自对准高压CMOS制造工艺方法，包括如下步骤：第一步，在硅衬底上形成掩埋层；第二步，在掩埋层上生长外延层；第三步，在外延层上形成深槽隔离；第四步，形成低压P型阱；第五步，生长栅氧化层，再淀积多晶硅层；第六步，通过BODY的光罩用光刻胶定义出需要BODY注入的地方，形成BODY区，通过干法刻蚀去除掉定义区域的多晶硅，再用自对准大角度的注入进行BODY区注入；第七步，定义栅极区域，形成多晶硅栅极；第八步，在BODY区进行N+注入，形成N+阱，在多晶硅栅极侧壁形成侧壁氧化膜；第九步，后续工艺。本发明可以满足对可以耐瞬间的高压CMOS器件的需求，提高BCD工艺的竞争力。

摘要： 一种能够将平面型(10)和非平面型(20、30)晶体管集成在块状半导体衬底上的工艺，其中，所有晶体管的沟道可在连续的宽度范围加以限定。

摘要： 一种与CMOS工艺兼容的气压传感器，包括玻璃，在玻璃上键合衬底硅，在衬底硅上有氧化层，其特征在于在衬底硅设有下电容极板，在下电容极板的下方设有真空封闭腔，在第六氧化层上设有上电容极板，在下、上电容极板之间设有电容间隙，在上电容极板上设有与电容间隙相通的腐蚀透气孔，下电容极板的引线由金属引线、极板引出线、通孔实现。制备方法如下：首先用CMOS标准工艺制备气压传感器所需的各层结构及引线，然后利用缓释氢氟酸腐蚀液湿法去除上、下电容极板间的氧化层，形成电容间隙，接着用四甲基醇胺溶液对衬底硅背面进行掏腔，释放出下电容极板，最后，将衬底硅背面与Pyrex7740玻璃进行真空阳极键合，形成真空密闭空腔。

摘要： 本发明提供了一种基于CMOS工艺的CMOS‑MEMS全集成热电堆芯片及制造方法，包括衬底、微电机系统以及专用集成电路系统，微电机系统和集成电路系统二者在衬底上呈分隔设置，且衬底上设置有隔离层；专用集成电路系统包括MOS管，微电机系统包括由多组热电偶串联形成的热电堆和热沉区，微电机系统所在的衬底的背部开设有空腔，隔离层将热电偶和热沉区二者与空腔分隔；热电偶与专用集成电路系统电连接，热沉区接地或悬空，且热沉区的内壁构成冷端边界并延伸至空腔的上方，从而使热沉区的内壁为热电堆的冷端，使热电堆的冷端和热端距离固定，进而提高了产品的一致性。

摘要： 本发明的一种CMOS工艺包括步骤：S1、形成缓冲层；S2、形成非晶硅层；S3、沟道参杂P型离子和N型离子；S4、结晶化及LTPS patterning等步骤。一种CMOS TFT，PMOS及NMOS TFT沟道通过上述方法掺杂有P型离子和N型离子。本发明的AMOLED使用上述CMOS TFT作为驱动单元元件。有益效果在于，在沟道中掺杂N型离子，使NMOS及PMOSTFT的阈值电压向负极性方向移动，由于阈值电压差接近OV，导致NMOS及PMOS TFT的阈值电压间隔增加。因此，本发明的TFT及其制备方法应用于AMOLED器件可通过减少开电流，来减少消耗电流。

摘要： 本发明公开了一种在逻辑工艺中集成高压CMOS的工艺集成方法，包括：步骤一、形成高压CMOS的第一沟道区；步骤二、形成高压CMOS的第一漂移区；步骤三、进行第一次炉管热推阱；步骤四、采用第一次热氧化工艺形成高压栅氧化层；步骤五、形成浅沟槽隔离，位于高压CMOS的形成区域的第一浅沟槽隔离的深度小于位于逻辑器件的形成区域中的第二浅沟槽隔离的深度；步骤六、在逻辑器件的形成区域中完成栅极导电材料层的形成工艺之前的工艺，之后形成栅极导电材料层；步骤七、进行第一导电类型重掺杂的源漏注入。本发明能消除高压CMOS所需要的热过程对有源区产生的应力并从而消除由应力产生的有源区缺陷，提高高压栅氧化层的质量和高压CMOS的性能。

摘要： 本发明涉及一种CMOS工艺集成肖特基器件的制程整合工艺。充分利用CMOS的工艺来实现将肖特基器件集成做在同一块芯片上。本发明在CMOS常规工艺制程中，即可满足肖特基器件要求。

摘要： 本发明提供一种与CMOS工艺兼容的大面积微桥电阻阵列谐振腔工艺，包括步骤：提供衬底，其划分成待形成电阻阵列和其控制电路的第一、第二区域，按普通CMOS工艺在第二区域形成控制电路；在第一区域上生长氧化层，并在其上形成电阻阵列；在第一区域上生长阻挡层，并在其中形成第一凹槽；对控制电路作后段互连工艺，在第二区域的金属间介质层上形成钝化层，第一区域的阻挡层上方也淀积有层间介质层和金属间介质层；以钝化层为掩模，干法刻蚀第一区域的金属间介质层和层间介质层，并以阻挡层为掩模，继续刻蚀第一凹槽底部的氧化层至露出衬底，形成第二凹槽；使用湿法刻蚀法将电阻阵列下方的衬底刻蚀掉，形成谐振腔腔体，第二凹槽作为刻蚀溶液的导入通道。

摘要： 本发明公开了一种BCD工艺中的自对准高压CMOS制造工艺方法，包括如下步骤：第一步，在硅衬底上形成掩埋层；第二步，在掩埋层上生长外延层；第三步，在外延层上形成深槽隔离；第四步，形成低压P型阱；第五步，生长栅氧化层，再淀积多晶硅层；第六步，通过BODY的光罩用光刻胶定义出需要BODY注入的地方，形成BODY区，通过干法刻蚀去除掉定义区域的多晶硅，再用自对准大角度的注入进行BODY区注入；第七步，定义栅极区域，形成多晶硅栅极；第八步，在BODY区进行N+注入，形成N+阱，在多晶硅栅极侧壁形成侧壁氧化膜；第九步，后续工艺。本发明可以满足对可以耐瞬间的高压CMOS器件的需求，提高BCD工艺的竞争力。