数字电路设计

摘要： “数字电路设计”是本科电子信息类对逻辑分析和动手实践能力要求较高的工科实训课程。现有的教学方式无论从吸引力或者学生接受程度而言,均不能获得令人满意的结果。大部分学生普遍存在“重代码轻电路”的思想观念,缺少进一步学习的热情和动力,造成新一代合格实践性人才的培养不足和严重流失。因此,一种“先电路后代码”、“口袋实验室”和“课后项目”有机结合的教学方法被提出。学生不仅能理解数字电路和数字系统的设计技巧,而且提高自主实验、解决问题的能力,这有效地促进了“数字系统设计”的教学改革。

摘要： 江苏省南京市金陵中学的物理教学一贯重视实验,尤其注重将科技前沿知识和最新技术成果融入实验教学,丰富教学内容,改进教学方式,提升教学实效。金陵中学物理教研组依托“以传感器为载体的物化课程”江苏省首批课程基地建设,先后开发了“简单传感器制作”“传感器物理探究实验”“简单数字电路设计与制作”“趣味物理实验”“YPT实验探究”“虚拟物理实验”等物理实验校本课程。

摘要： 描述了一种智能CAN总线接口板卡的设计方案.从芯片的选型、系统结构、原理设计、底层实现、软件设计等方面介绍了设计方案.采用本地端智能控制CAN总线传输的方法,将数据协议传输层的控制放在本地,能够有效降低CPU的资源占有率,提高整个系统的性能,具有体积小、功耗低的特点,接口满足CAN2.OB协议要求,既能适应系统恶劣的工作环境,又进一步降低了系统的体积、功耗和系统成本.

摘要： 近年来,随着我国社会主义市场经济的发展,以及科技水平的不断提升,带动数字电路设计企业的蓬勃发展,但与此同时,企业面临着更加激烈的市场竞争,要想在激烈市场竞争当中脱颖而出,企业就要重视对设计工作中问题的研究分析。

摘要： 研制了一种以硅光电二极管作为光度探测器,9V电池供电,LCD显示,具有一键开关机和换档功能的便携式照度计.仪器具有小体积、高准确度和易于操作的优点,各项指标达到了国家光照度计检定规程一级照度计的要求,可满足各类工程应用需求.

摘要： 使用CMOS工艺设计高性能、低成本的直接数字频率合成器DDS是一项十分具有挑战性的任务.本文提出了一种模数可编程的超低时延DDS电路设计.通过增加一个辅助相位累加器,可以根据输出频率的需要来设置辅助相位累加器的输入和模数配置来产生小数复合频率控制字,从而可以进行各种频率的精确输出,完全消除了输出频率误差.还针对CORDIC算法进行了优化改进,提出了一种仅需要小容量的查找表和简单角度校正的CORDIC实现方法,免除了迭代运算过程,设计了一种超低时延的相位幅度转换电路.在电路资源消耗没有增加的前提下,设计电路不仅实现了精确频率输出,还大大降低了电路的输出时延.验证结果表明:本DDS设计电路输出频率不存在频率误差,并且只需要两个时钟周期就能得到高精度的正余弦波输出.本设计通过对相位累加器和相位幅度转换电路的改进,消除了输出频率误差和降低了输出时延,具有输出频率精确、输出时延小、成本低等优点,更加适合输出频率精度要求高、实时性强的信号处理应用场合.

摘要： 在数字电路的设计中,集成电路由于比其它电路具有更强的抗干扰性能,所以在数字电路设计中有更普遍的应用.本文首先对数字电路设计中存在的干扰因素进行归纳,再以针对干扰源进行控制、针对传播途径的控制技术、针对敏感器件的抗干扰技术、合理布线技术五项技术手段为切入点,探析抗干扰技术在数字电路设计中的应用.

摘要： 学生参与实验的热情和兴趣对实验教学的效果有着重要的影响.如何提高学生参与数字电路设计实验的兴趣,并避免倦怠情绪的产生是我们很关心的问题.从实践和展望两方面论述笔者对于实验教学方式方法改革的几点看法,并探讨这些方法对激发学生兴趣的作用。

摘要： JK 触发器是数字电路设计中应用非常广泛的一类触发器，教学中发现有些教材和文章对同步JK 触发器的存在问题有争议，本文详细分析了同步JK 触发器的电路结构，仿真和电路实测结果都证明不存在同步JK 触发器。

摘要： 某型导弹武器系统寄存器电路板采用的是分立元件和中规模集成电路,存在集成度低、故障率高等缺点.本文采用ALTERA公司的CPLDMAX7000S系列器件对该寄存器电路板进行了重新设计,重新设计的电路板具有集成度高、可靠性高、易于修改、价格便宜等优点.仿真和实践结果表明用一块CPLD实现的电路板与原电路板功能一致.

摘要： 本文介绍了一种用FPGA技术实现的电子图像旋转仪的设计原理和方法从而简化了硬件设计的复杂性.应用结果表明该电子图像旋转仪具有体积小、重量轻可靠性高的特点.同时表明了FPGA技术在数字电路设计上具有广阔的应用前景.

摘要： 文章介绍了Multisim9软件的特点和作为电子工作台的强大功能.以数字时钟的设计和仿真为例,阐述如何应用该软件进行数字电路的设计与仿真.结果表明利用Multisim9.0可完成从电路的设计分析直至印刷电路板格式文件输出等全部设计工作,提高了设计人员的工作效率。

摘要： 文章介绍了Multisim9软件的特点和作为电子工作台的强大功能.以数字时钟的设计和仿真为例,阐述如何应用该软件进行数字电路的设计与仿真.结果表明利用Multisim9.0可完成从电路的设计分析直至印刷电路板格式文件输出等全部设计工作,提高了设计人员的工作效率。

摘要： 文章介绍了Multisim9软件的特点和作为电子工作台的强大功能.以数字时钟的设计和仿真为例,阐述如何应用该软件进行数字电路的设计与仿真.结果表明利用Multisim9.0可完成从电路的设计分析直至印刷电路板格式文件输出等全部设计工作,提高了设计人员的工作效率。

摘要： 文章介绍了Multisim9软件的特点和作为电子工作台的强大功能.以数字时钟的设计和仿真为例,阐述如何应用该软件进行数字电路的设计与仿真.结果表明利用Multisim9.0可完成从电路的设计分析直至印刷电路板格式文件输出等全部设计工作,提高了设计人员的工作效率。

摘要： 文章介绍了Multisim9软件的特点和作为电子工作台的强大功能.以数字时钟的设计和仿真为例,阐述如何应用该软件进行数字电路的设计与仿真.结果表明利用Multisim9.0可完成从电路的设计分析直至印刷电路板格式文件输出等全部设计工作,提高了设计人员的工作效率。

摘要： 本发明涉及一种基于逻辑映射的多涡卷系统的构建及其数字电路的设计，属于混沌理论和保密通信领域。首先，通过将离散的逻辑映射连续化得到一种Logistic电平脉冲函数，通过周期分岔和混沌使Logistic电平脉冲函数分别产生周期和随机脉冲。然后，采用非自治的脉冲控制方法将Logistic电平脉冲函数作为控制函数引入到Lorenz系统中，得到一个多涡卷吸引子混沌系统。最后，使用FPGA芯片设计了该系统的数字电路，验证了多涡卷系统的物理可实现性，且所设计系统具有电路实现复杂度与多涡卷吸引子数量无关的优点，FPGA电路可在不改变RTL代码的情况下通过调整输入的控制参数即可产生不同类型的多涡卷吸引子。本发明有效地提高了原混沌系统的结构复杂度，使混沌序列更随机，系统安全性能更高，同时，降低了多涡卷系统的电路实现复杂度，在信息加密和保密通信领域具有更好的应用价值。

摘要： 基于DSPBuilder的变时滞超混沌数字电路设计方法及电路，将三维经典

摘要： 本发明公开了一种预约机制解决多路访问存储单元簇冲突的数字电路设计方法，涉及数字电路设计技术领域，包括如下步骤：S1:将存储单元簇的单元抽象为不同预约目标，建立预约表机制；S2:多路请求查看预约表来产生预约请求；S3:预约仲裁器对预约请求进行预约冲突判断和发射预约请求；S4:预约控制器从预约仲裁器收到所有发射的预约请求，并根据预约表信息代理访问、控制存储单元簇的各个存储单元，并更新预约表；S5：存储单元簇数据路径由预约控制器控制选通。达到了高效安排存储单元簇访问请求的完成，在满足多路访问的各种需求的同时对应不同请求类型，存储类型，提高特定需求的处理效率的效果。

摘要： 本发明公开了一种GPU缓存子系统互联的数字电路设计方法，包括划分GPU的设备内存地址；设置区域内独立的交叉通路，该交叉通路连接该区域的包含L1缓存片的计算核心作为请求发起方，该区域的L2缓存片作为请求接收方；设置区域内L2缓存片的缓存方式；连接区域内L2缓存片与设备内存及其内存控制器；设置区域内的原始拥有者缓存，负责其区域内设备内存地址的初次读取和最终写回；将本区域的每个L2缓存片和另一半区域的一个L2缓存片组成镜像L2缓存片组。本发明可节省芯片走线面积，缩短平均访问延时，提高运算核心访问缓存数据的效率，支持在硬件层面完成不同缓存层级间的数据共享和同步的处理。

摘要： 本发明提供一种超导数字电路设计方法，包括：基于超导数字电路的设计需求进行系统架构设计和功能设计后生成电路设计网表；对所述电路设计网表中任一数据通路上的所有单元电路的所有端口均进行磁通存储能力检测，并在端口具有磁通存储能力时，于该端口处增设一缓冲单元，以此实现对所述电路设计网表的时序优化，从而得到终端电路设计网表；对所述终端电路设计网表进行逻辑功能验证及时序验证后生成超导数字电路版图，并对所述超导数字电路版图进行物理验证以完成超导数字电路设计。通过本发明解决了现有采用单元库设计方法进行超导数字电路设计时，因同一超导数字单元电路后接不同负载而引起的超导数字电路时序分析准确性较低的问题。

摘要： 基于DSP Builder的变时滞超混沌数字电路设计方法及电路，将三维经典

摘要： 本发明公开了一种全流程监控的数字电路设计IP管理系统，涉及计算机辅助技术领域。该系统包括电路设计模块，根据用户根据需求进行集成电路的电路和元件设计；设计需求配置模块，用于提供需求配置界面，根据用户操作配置电路的设计需求；设计方案模块，用于根据设计需求进行相应的参数设定以及创建集成电路设计方案；设计监控模块，用于对集成电路设计过程中电流、电压、电阻和功率进行数值监控，对集成电路的程序进行程序步骤设定，对设定的步骤进行数值控制；接线监控模块采集接线设备的通信数据；处理模块对通信数据进行管理和控制。本发明提供包括电路设计过程中的监控、优化以及后续的验证处理过程的全流程电路设计方案。

摘要： 本发明涉及一种用于数字电路设计的综合用硬件描述语言(HDL)的寄存器级(RTL)描述的方法，该方法使用至少一个综合引擎。

摘要： 本发明公开了一种GPU缓存子系统互联的数字电路设计方法，包括划分GPU的设备内存地址；设置区域内独立的交叉通路，该交叉通路连接该区域的包含L1缓存片的计算核心作为请求发起方，该区域的L2缓存片作为请求接收方；设置区域内L2缓存片的缓存方式；连接区域内L2缓存片与设备内存及其内存控制器；设置区域内的原始拥有者缓存，负责其区域内设备内存地址的初次读取和最终写回；将本区域的每个L2缓存片和另一半区域的一个L2缓存片组成镜像L2缓存片组。本发明可节省芯片走线面积，缩短平均访问延时，提高运算核心访问缓存数据的效率，支持在硬件层面完成不同缓存层级间的数据共享和同步的处理。

摘要： 本发明公开了一种高效处理GPU片内和片间缓存一致性的数字电路设计方法，包括：步骤1：划分地址区域并增加PGL2，实现GPU的缓存一致性具有可扩展性；步骤2：当GPU规模增大或需要支持片间GPU互联或更多片间GPU互联时，同等增加区域和PGL2，实现缓存一致性。本发明通过划分区域，添加的代理PGL2，及互联的数字逻辑电路，仅在第一次跨区域读取和写回时需要发生交互，避免了上述场景反复来回交互的情况，缩短了该场景下的一致性交互时间，减少了数据的流动，提高了完成硬件一致性的效率。