可编程逻辑器件

摘要： 智能电能表作为智能电网终端一环,其与电网内其它设备的通信连接面临着越来越多的安全性挑战。文章从智能电能表的实际应用出发,提出了一种应用于智能电能表的椭圆曲线加密系统的设计方案。该加密系统基于低复杂度的多项式乘法器而设计,具有低资源消耗和快速运算等特点。为达到加密系统的最佳运行性能,对该加密系统的最底层多项式乘法器和加法器的设计进行了结构创新,对最高层的椭圆曲线上的点计算过程进行了次序更新优化,提出了新的椭圆曲线加密系统硬件实现架构。经实验测试显示,文章设计的面积和时间复杂度比现有结果低了18.2%。实验结果验证了该加密系统在智能电能表中应用的可行性和实用性。

摘要： 针对传统方法设计的全数字锁相环存在锁相精度不高、锁相速度慢等问题,提出一种基于CPLD实现的新型自动变模全数字锁相环。它可以根据相位误差的大小自动控制数字滤波器的模值,减少在捕捉过程中因相位调整频繁而产生的相位抖动,而设计的基于状态机的数控振荡器可以通过先"粗调"再"精调"来提高锁相精度以及锁定速度。新型锁相环利用QuartusII对Verilog代码编辑综合,并用Modelsim进行了仿真。仿真结果表明,上述锁相环具有抗干扰能力强、动态响应快、锁相精度高的特点,适用于多种应用领域如数字通信、测量和工业控制中。

摘要： 目前,装备检测设备的主流是基于VXI(VME extensions for Instrumentation,仪器用VME扩展)总线的模块化仪器和以计算机为核心的虚拟仪器系统。它能够实现对装备的快速自动检测,而故障定位和诊断往往还需要专家和技术人员去人工排查。因此,针对装备激光电源计数器故障频繁、可靠性问题突出等特点,基于大规模可编程逻辑器件和数据采集技术,进行计数器自动检测系统设计及其实现。

摘要： 仿真软件Multisim设计体现了传统数字电路设计流程,EDA软件设计平台QuartusII 12.1体现了现代数字电子设计流程。通过构建验证性实验、设计性实验和创新综合性实验(3个层次),利用Multisim(电子电路仿真软件)和QuartusII 12.1(硬件电路设计平台)分别对数字电路进行设计。通过实用性强的实验项目,使学生熟悉组合逻辑电路和时序逻辑电路的结构特点及工作原理。通过实验练习使学生掌握开发电子产品的两种不同思路和流程,提高学生的工程实践能力、动手能力和创新能力,使学生能够完成复杂电子系统的研发工作。

摘要： 目的超声生物显微镜通常采用频率为35 MHz及以上超声波,用于人体浅表组织精细成像,其系统的模数转换器(analog-to-digital converter,ADC)的采样率通常需要高于200 MHz。因此,传统超声诊断设备中的数据采集硬件方案,难以实现超声生物显微镜的数字化成像。本文提出一种交错时钟采样方法,通过单路ADC采集电路,可实现4倍频数据采样率的高频超声实时成像系统,其性能指标达到临床诊断的需要。方法基于可编程逻辑器件,通过构建相位相差90°的4组80 MHz采样时钟,分别对相邻的4条扫描线进行采样。设计分时采样控制模块和4通道数据缓存器,将回波数据逐一插点拼接,达到与采样频率320 MHz相当的图像效果。结果通过钨丝测试线靶测试,轴向、侧向分辨力达到50μm,并采用体外猪眼球进行体外成像,图像的信噪比和显示范围符合诊断要求。结论该方法是设计高频超声诊断系统数据采集模块的一种可行性方案,可有效降低硬件需求,实现了超声生物显微镜实时数字化成像的目标,有较好的临床应用前景。

摘要： 基于深度学习的目标检测算法取得了很大成功,显著超越了传统算法,在很多场景下甚至可以和人类相媲美。不同于可见光相机,红外相机可以在黑暗环境下识别物体,可以用于安防和无人驾驶等领域。本文提出了面向嵌入式设备的轻量级目标检测算法,并采用赛灵思的Ultrascale+MPSoC ZU3EG FPGA加速并部署该算法。加速器运行在350 MHz的时钟频率下,吞吐量达到了551 FPS,功耗仅有8.4 W。在准确率方面,该算法在FLIR数据集下IoU指标达到了73.6%。在性能方面,相比于之前相同逻辑资源下性能最好的硬件加速器Ultranet,该加速器设计将吞吐量提高了2.59倍,功耗降低了2.04倍,降低至原来的49.02%。

摘要： 针对边缘计算场景下,循环神经网络消耗计算资源过多,且计算流程相对复杂所导致的计算效率较低的问题,提出一种RNN模型的硬件加速方法,并在FPGA平台对该方法进行验证。为在计算资源可复用的前提下尽可能提高计算速度,该加速器利用一种SIMD指令集,通过软件编程的形式来配置运算流程,适配不同层数和维度的RNN及其相关模型。还根据RNN模型数据流的特点,对加速器设计进行优化,并设置合理的片内缓存方式和并行逻辑以充分利用存储器带宽,降低资源开销。实验结果表明,加速器在100 MHz的工作频率下运算性能达到6.7 GOPS,需要的功耗为2.15 W。基于指令集和软硬件协同的方式对两种网络模型进行实现,速度是微控制器的230倍。

摘要： 本文对Verilog的语义级缺陷进行了研究,并提出了一种基于语义缺陷的自动化检测方法。通过对Verilog代码进行转换,得到两种包含不同语义信息的中间表达,并将其运用于语义级缺陷的自动检测方法。笔者们对Verilog设计中几种常见的语义级缺陷进行了说明与分析,并通过两种中间表达,从中提取了各种缺陷的特征。检测方法对转换后中间表达的语义信息进行提取,与缺陷的特征进行比较,从而实现对缺陷的检测。经实际应用,该方法满足了可编程逻辑器件的测试工作需求,提升了静态测试工作的分析效率与准确率。

摘要： 随着航空电子系统的发展,ARINC 818成为新一代航空视频传输总线协议标准.针对此标准设计了一种机载高速视频切换系统.介绍了ARINC 818的航空视频传输总线协议标准,根据该标准对机载高速视频切换系统设计原理进行了阐述,并详细介绍了每个系统组成部分的设计方案.最后,搭建硬件测试平台进行测试和验证.系统开发遵循集成化、模块化的设计,以现场可编程门阵列(FPGA)以及高速交叉开关协议芯片为核心,设计实现了分辨率为1920×1080@60 Hz,4.25 Gibit/s链路速率的8路ARINC 818视频输入、24路ARINC 818视频输出的高速视频实时切换输出显示系统.该设计方案已在多个型号中成熟应用,具有重要的实际应用价值.

摘要： 我国PLD器件和VHDL语言的教学于2003年进行了大面积推广,现今国内PLD器件已形成成熟的体系,相关教育方式和内容也有了标准和规范。但对于PLD器件教育系统最大的挑战是作为PLD主要分支的FPGA教学。FPGA作为一种实际生产技术,更新换代速度很快,但教学内容、方式及资源难以紧跟技术的更新与发展。

摘要： 在现场级电子武器装备维修保障过程中,大量的可编程逻辑器件作为软件和数据存在的重要栽体,当其发生故障时,称之为软件故障;相比较硬件故障,由于可编程逻辑器件的特殊性,所以此类故障往往使得一般修理人员束手无措;针对上述问题,重点围绕着现场可操作性、准确测试、快速维护和高效管理等几方面设计开发了便携式可编程逻辑器件测试维护一体机设备.并着重讨论并设计用于海军舰船电子武器装备保障的便携式可编程逻辑器件测试维护一体机设备。

摘要： 以各型军用飞机、导弹为代表的武器装备作为高技术集成系统,正朝着高集成度、高可靠性、高精度等方向发展.可编程逻辑器件由于具有集成度高、体积小、功耗低、速度快等诸多优点,在武器装备中获得了广泛应用.本文调研了国内可编程逻辑器件的应用现状,分析了当前可编程逻辑器件在我国武器装备应用过程中存在的问题,并总结了国内外可编程逻辑器件应用的成功经验,供各相关单位参考.

摘要： 多普勒测速雷达是利用多普勒原理对运动物体的速度进行连续测量的一种测速系统,近年来,连续波多普勒雷达测速技术已经成为高速目标测速的研究热点.本文设计构建了基于可编程逻辑器件(FPGA)的小型化连续波测速雷达收发组件,包括雷达信号高频收发模块和多普勒雷达回波信号处理模块,采用Altera公司的Stratix EPlS10F780C6作为主控制器实现片内功能模块的控制,同时,通过利用RS232串口协议与上位机进行数据通讯,达到对雷达系统进行实时监测和控制的目的.各个模块经过调试与验证,取得了良好的效果.

摘要： 为满足气动中心弹道靶试验模型速度高、时间短等对试验控制系统的需求,采用100MHz高速晶振的超大规模可编程逻辑器件、分离算法、双层""形屏蔽层和分布式网络等技术,实现了试验过程0.1 s的控制精度,系统可远程控制,试验结果在线显示:系统工作可靠,提高了弹道靶试验的成功率和试验效率.

摘要： 本文控制中主要以DSP+CPLD为核心。通过对静止无功补偿基本原理与控制方法的分析，重点介绍了利用 DSP+CPLD实现级联H桥配电网静止同步补偿器中的的控制思想。集电流电压采样和限幅、光纤数据传送、生成PWM 波、通讯、监测于一体，可以快速有效地在调节和平衡电网电压，对系统进行无功补偿。DSP芯片工作频率高，系统资源丰富；而复杂可编程逻辑器件（CPLD）不仅使系统硬件电路简化，而且提高了系统的性能。本文采用DSP+CPLD 实现对级联H桥配电网静止同步补偿器的控制，给出了硬件电路与软件设计方法。

摘要： 为满足高精度MEMS组合导航系统的设计,本文采用了基于DSP+FPGA的实现方案.以FPGA实现多通道数据采集,DSP来完成导航解算工作,导航参数及原始数据通过RS232接口发送到上位机.该系统以国内最新研制的新型MEMS石英音叉陀螺和MEMS石英振梁加速度计惯性器件为基础,完成MIMU/GPS组合导航系统的样机实现.室外跑车试验结果表明,该系统的水平姿态误差小于0.1°,航向角误差小于0.5°,定位精度8m.

摘要： 为满足高精度MEMS组合导航系统的设计,本文采用了基于DSP+FPGA的实现方案.以FPGA实现多通道数据采集,DSP来完成导航解算工作,导航参数及原始数据通过RS232接口发送到上位机.该系统以国内最新研制的新型MEMS石英音叉陀螺和MEMS石英振梁加速度计惯性器件为基础,完成MIMU/GPS组合导航系统的样机实现.室外跑车试验结果表明,该系统的水平姿态误差小于0.1°,航向角误差小于0.5°,定位精度8m.

摘要： 为满足高精度MEMS组合导航系统的设计,本文采用了基于DSP+FPGA的实现方案.以FPGA实现多通道数据采集,DSP来完成导航解算工作,导航参数及原始数据通过RS232接口发送到上位机.该系统以国内最新研制的新型MEMS石英音叉陀螺和MEMS石英振梁加速度计惯性器件为基础,完成MIMU/GPS组合导航系统的样机实现.室外跑车试验结果表明,该系统的水平姿态误差小于0.1°,航向角误差小于0.5°,定位精度8m.

摘要： 为满足高精度MEMS组合导航系统的设计,本文采用了基于DSP+FPGA的实现方案.以FPGA实现多通道数据采集,DSP来完成导航解算工作,导航参数及原始数据通过RS232接口发送到上位机.该系统以国内最新研制的新型MEMS石英音叉陀螺和MEMS石英振梁加速度计惯性器件为基础,完成MIMU/GPS组合导航系统的样机实现.室外跑车试验结果表明,该系统的水平姿态误差小于0.1°,航向角误差小于0.5°,定位精度8m.

摘要： 为满足高精度MEMS组合导航系统的设计,本文采用了基于DSP+FPGA的实现方案.以FPGA实现多通道数据采集,DSP来完成导航解算工作,导航参数及原始数据通过RS232接口发送到上位机.该系统以国内最新研制的新型MEMS石英音叉陀螺和MEMS石英振梁加速度计惯性器件为基础,完成MIMU/GPS组合导航系统的样机实现.室外跑车试验结果表明,该系统的水平姿态误差小于0.1°,航向角误差小于0.5°,定位精度8m.

摘要： 本发明公开了一种集成电路器件，其可以包括设置于第一集成电路管芯上的可编程逻辑结构，使得可编程逻辑结构可以包括可编程逻辑结构的第一区域和可编程逻辑结构的第二区域。所述可编程逻辑结构的第一区域被配置为利用对第一组数据进行操作的电路设计被编程。所述集成电路还可以包括设置于第二集成电路管芯上的片上网络(NOC)电路，使得NOC电路被配置为在第一集成电路管芯和第二集成电路管芯之间传送数据。

摘要： 本发明公开了一种集成电路器件，其可以包括设置于第一集成电路管芯上的可编程逻辑结构，使得可编程逻辑结构可以包括可编程逻辑结构的第一区域和可编程逻辑结构的第二区域。所述可编程逻辑结构的第一区域被配置为利用对第一组数据进行操作的电路设计被编程。所述集成电路还可以包括设置于第二集成电路管芯上的片上网络(NOC)电路，使得NOC电路被配置为在第一集成电路管芯和第二集成电路管芯之间传送数据。

摘要： 本申请公开了可编程逻辑器件配置以及可编程逻辑器件，可以应用于激光雷达技术领域。该配置的方法包括：获取针对可编程逻辑器件的代码；获取针对可编程逻辑器件的约束信息，约束信息指示可编程逻辑器件中的一锁定区域，锁定区域中用于输出一信号的寄存器和缓冲器连接；基于代码并根据约束信息，确定可编程逻辑器件的第一配置信息；基于第一配置信息，配置可编程逻辑器件。本申请实现了不同版本的可编程逻辑器件对激光雷达的控制的一致性，简化了逻辑锁定操作，同时提高了可靠性。

摘要： 可编程逻辑器件（PLD）上的高速串行数据收发器电路系统，其包括：一些能以高达第一较低最大数据率的数据率工作的信道，和其他能以高达第二较高最大数据率的数据率工作的信道。速度较低的信道是由速度较低的锁相环（PLL）电路系统提供，并且具有处理以较低数据率发射的数据所需的其他电路组件。速度较高的信道是由速度较高的PLL提供的，并且具有处理以较高数据率发射的数据所需的其他电路组件。

摘要： 可编程逻辑器件(PLD)上的高速串行数据收发器电路系统，其包括：一些能以高达第一较低最大数据率的数据率工作的信道，和其他能以高达第二较高最大数据率的数据率工作的信道。速度较低的信道是由速度较低的锁相环(PLL)电路系统提供，并且具有处理以较低数据率发射的数据所需的其他电路组件。速度较高的信道是由速度较高的PLL提供的，并且具有处理以较高数据率发射的数据所需的其他电路组件。

摘要： 本发明提供一种可编程逻辑器件的透传结构及可编程逻辑器件，所述透传结构包括：上游三态门电路模块，下游三态门电路模块，总线方向解析模块以及多路输入的逻辑与操作模块；所述总线方向解析模块实现上下游三态门信号传输方向的切换；所述上游三态门电路模块根据三态门方向切换逻辑信号控制使能控制位，以实现上游信号总线的信号输入和多路输入的逻辑与操作模块的信号输出；所述下游三态门电路模块根据下游三态门方向切换逻辑信号控制使能控制位，以实现上游信号总线的输入信号到下游从设备的传输，下游输入信号到多路输入的逻辑与操作模块的传输。本发明中的透传结构可以实现对可编程逻辑器件的通信通道扩展的目的。

摘要： 本申请公开了可编程逻辑器件配置以及可编程逻辑器件，可以应用于激光雷达技术领域。该配置的方法包括：获取针对可编程逻辑器件的代码；获取针对可编程逻辑器件的约束信息，约束信息指示可编程逻辑器件中的一锁定区域，锁定区域中用于输出一信号的寄存器和缓冲器连接；基于代码并根据约束信息，确定可编程逻辑器件的第一配置信息；基于第一配置信息，配置可编程逻辑器件。本申请实现了不同版本的可编程逻辑器件对激光雷达的控制的一致性，简化了逻辑锁定操作，同时提高了可靠性。

摘要： 集成电路器件可以在第一集成电路管芯上包括可编程逻辑结构并且在第二集成电路管芯上包括扇区对齐存储器，以使得可编程逻辑器件的可编程逻辑的扇区能够快速处理大量数据。可编程逻辑结构可以包括第一和第二扇区。可以用对第一组数据进行操作的电路设计对第一扇区进行编程。扇区对齐存储器可以包括可由可编程逻辑结构的第一扇区直接访问的扇区对齐存储器的第一扇区和可由可编程逻辑结构的第二扇区直接访问的扇区对齐存储器的第二扇区。扇区对齐存储器的第一扇区可以存储第一组数据。

摘要： 可编程逻辑器件（PLD）上的高速串行数据收发器电路系统，其包括：一些能以高达第一较低最大数据率的数据率工作的信道，和其他能以高达第二较高最大数据率的数据率工作的信道。速度较低的信道是由速度较低的锁相环（PLL）电路系统提供，并且具有处理以较低数据率发射的数据所需的其他电路组件。速度较高的信道是由速度较高的PLL提供的，并且具有处理以较高数据率发射的数据所需的其他电路组件。

摘要： 可编程逻辑器件(PLD)上的高速串行数据收发器电路系统，其包括：一些能以高达第一较低最大数据率的数据率工作的信道，和其他能以高达第二较高最大数据率的数据率工作的信道。速度较低的信道是由速度较低的锁相环(PLL)电路系统提供，并且具有处理以较低数据率发射的数据所需的其他电路组件。速度较高的信道是由速度较高的PLL提供的，并且具有处理以较高数据率发射的数据所需的其他电路组件。