忆阻器

摘要： 对时间复杂度信息的学习和处理是人脑的一大优势,而储备池计算是一种低训练代价、低硬件开销的循环神经网络,在时序信息处理方面具有广泛的应用。近日,北京大学科研团队在《Advanced Materials》杂志发表了题为“Multilayer Reservoir Computing Based on Ferro⁃electricα-In2Se3 for Hierarchical Information Processing”的论文,该团队首次采用忆阻器单元构建了深度储备池计算硬件。

摘要： 在教学中引入“基于忆阻器的三值数字逻辑电路设计”实验项目,成功地将数字电路、EDA技术与新兴的忆阻器技术相融合。建立和设计了Knowm忆阻器的SPICE模型和FPGA模型,在此基础上,利用前期设计成功的基于忆阻三值数字逻辑电路实现的1线-3线译码器电路,进一步设计了基于三值数字逻辑电路的2线-9线译码器,并对其有效性进行了验证。最后,在FPGA中设计了通过二输入信号点亮9个LED灯的实验,有效验证了2线-9线译码器,提高了传统3线-8线译码器的运行效率,节省集成电路面积,提高电路集成度。

摘要： 通过理论分析和仿真的方法,研究了一种4维忆阻自突触Hopfiled神经网络(以下简称MAHNN)的动力学行为及其仿真电路的实现。首先,分析了MAHNN能够产生复杂动力学行为的基本条件。其次,利用常规的动力学分析方法如分岔图、李氏指数、相轨迹图和时域图,分析了它的动力学行为。MATLAB数值仿真结果揭示了MAHNN存在与忆阻控制参数有关的特殊动力学行为。最后,采用改进型模块化电路设计方法,设计了MAHNN的模拟等效电路。Multisim电路仿真结果与MATLAB数值仿真结果一致,验证了忆阻自突触Hopfield神经网络理论设计的正确性。

摘要： 细胞神经网络(CNN)被公认为是一种强大的大规模并行网络架构,能够高速执行运算操作和解决复杂的工程问题,但是目前关于硬件实现神经元的研究处于起步阶段。首先,研究了一个基于SrTiO_(3)(STO)的忆阻仿真模型,并分析了该模型的阻值变化特性与磁滞回线。其次,在此基础上设计了基于忆阻器的LIF神经元电路,验证了忆阻器模型可很好地结合到该神经元电路中。最后,通过PSpice仿真实验分析了突触前神经元、突触权重以及输入信号频率对于膜电位的影响,验证了基于遗忘模型忆阻器构成的LIF神经元电路可实现对输入时间信息和空间信息的整体反应。

摘要： 该文构建一种新的忆阻细胞神经网络,改进传统的忆阻突触桥电路,使之除了具有传统突触桥电路的优势外,还具有更加简化的电路和简化的权值变化条件.通过仿真电路模拟器(SPICE)仿真模拟该突触电路能够实现权值运算.将忆阻细胞神经网络用于图像处理的去噪和边缘提取,实验结果表明忆阻细胞神经网络在图像处理的应用中具有良好的效果.该文提出的忆阻细胞神经网络可以减小电路尺寸,提高运算速度,电路结构具有更紧凑、更通用的优点,有助于促进人工神经网络的硬件实现.

摘要： 无平衡点的超混沌系统因其具有更复杂的动力学行为和良好的不可预测性在保密通信等领域有着重要的应用.分段线性函数、二次和三次非线性函数等数学理论模型作为现在各种模型电路常用的忆阻模型,将其分别引入到原始Chen混沌系统中,再将与忆阻模型项相乘的状态变量和常数进行耦合,得到无平衡点的新型忆阻耦合超混沌系统.耦合常数为零时为新型忆阻超混沌系统.以李雅普诺夫指数为评价标准,研究了系统的耦合常数、忆阻器的接入位置和忆阻器的初始状态对无平衡点的新型忆阻耦合超混沌系统的混沌状态的影响.分析了由于三种忆阻模型的数学表达式的不同对新型忆阻耦合超混沌系统平衡点的产生的影响.最后对确定参数的新型忆阻耦合超混沌系统进行了详细的动力学分析.

摘要： 局部有源忆阻器(locally-active memristor,LAM)凭借其高集成度、低功耗和局部有源特性等优点,在神经形态计算领域显示出巨大的潜力.本文提出了一种简单的N型LAM数学模型,通过揭示其非线性动力特性,设计了N型LAM神经元电路.采用Hopf分岔、数值分析等方法定量研究了该电路的动力学行为,成功模拟了多种神经形态行为,包括全或无行为、尖峰、簇发、周期振荡等.并利用该神经元电路结构模拟了生物触觉神经元的频率特性.仿真结果表明:当输入信号幅值低于阈值时,神经元电路输出信号的振荡频率与输入信号强度呈正相关(即兴奋状态),并在阈值处达到最大值.随后,继续增大激励强度,振荡频率则逐渐降低(即保护性抑制状态).最后,设计了N型LAM硬件仿真器,并完成了人工神经元电路的硬件实现,实验结果与仿真结果、理论分析相一致,验证了该N型LAM具备的神经形态行为.

摘要： 通过在经典QI混沌系统中加入三次非线性磁控忆阻器,构造出了一种四维忆阻混沌系统。分析了该系统的基本动力学特性,证明该系统可以产生混沌吸引子。设计了硬件电路,通过改变元件参数观察到不同类型的吸引子和极限环,实验结果与仿真结果相符合。提出的基于忆阻器的混沌电路设计与硬件实验方案不仅可以拓展传统混沌电路的实现方法,还为非线性电路设计等相关课程的实验教学提供新思路,对实践教学的发展起到一定的促进作用。

摘要： 以含忆阻元件的电路系统为研究对象,将混沌电路系统和量子随机行走方法相结合,提出了一种基于混沌系统的图像加密方法。建立了含记忆电容(电感)和记忆电阻的简单压控(荷控)电路系统。以压控并联电路为例计算得到7种不同的吸引子类型,并作为图像加密的核心加密方式。量子随机行走作为一种有效的置乱手段参与了加密算法的各个部分。结果表明:经过本文算法得到的密文三通道信息熵都在7.999达到了峰值,像素相关性系数均接近于0,三通道的加密质量EQ值也均在1024附近。

摘要： 针对现有忆阻器逻辑设计方法所需忆阻器数量较大和操作步骤较多的问题,提出一种基于互补式忆阻器(complementary resistive switches,CRS)的灵活配置同行忆阻器的逻辑设计方法.通过对施加于CRS的高电压设置电压约束,更快速地实现布尔逻辑,并利用该方法实现了四种基本逻辑门,分别是与逻辑(AND)、或逻辑(OR)、非蕴含逻辑(not-material implication,NIMP)和异或逻辑(XOR)门.在此基础上,利用所设计逻辑中蕴含的与逻辑运算和或逻辑运算,设计了2-1和4-1多路复用器电路并提出其实现方法,其中2-1多路复用器可使用3个忆阻器通过2个步骤来实现,4-1多路复用器可使用6个忆阻器通过5个步骤来实现,并通过SPICE仿真来验证该方法的可行性.与忆阻器蕴含逻辑(material implication logic,IMPLY)和忆阻器辅助逻辑(memristor aided logic,MAGIC)设计方法相比,本文所提出的方法在保证输入数据不被破坏的前提下同时减少了忆阻器数量和操作步骤,优化了忆阻器实现的2-1多路复用器与4-1多路复用器性能.

摘要： 为了实现脉冲神经网络的硬件电路,本文受FPGA硬件电路实现启发,采用欧拉法离散忆阻器与神经元方程的方法,将忆阻器作为神经外部连接突触,与更具生物特性的Izhikevich神经元结合,探索性地构建了基于忆阻器的脉冲神经网络.仿真结果显示:在Simulink和Dsp Builser两种平台下,Izhikevich神经元模型不同放电模式下的动作电位变化规律接近,忆阻器的特性曲线相仿,构建的前馈型和反馈型神经网络中的各神经元动作电位一致,说明了采用欧拉法离散神经元模型的方法构建忆阻器脉冲神经网络模型及仿真分析方法的正确性,为之后其他类型脉冲神经元大规模网络的构建和FPGA硬件实现脉冲神经网络奠定了基础.

摘要： 本文设计了一种新的包含两个磁控忆阻器和一个荷控忆阻器的混沌电路,并建立了其无量纲数学模型.利用常规动力学分析方法,对该电路平衡点集及其稳定性进行了分析,确定了基于忆阻器初值的稳定区域和不稳定区域.分析了电路系统依赖于忆阻器初始条件和电路参数的动力学行为,并对其时间演化过程中出现的状态转移和瞬态混沌现象进行了分析.理论分析和仿真结果表明该混沌电路具有丰富的动力学特性,该混合忆阻器混沌电路所揭示的混沌动力学现象丰富了忆阻器混沌电路动力学分析的相关内容.

摘要： 本文介绍了忆阻器的基本特性和外围集成电路的整体构架，并且针对器件本身的缺陷，也在策略和电路方面给出了解决方案，但继续提升电路的读写速度和数据的完整性方面仍然是研究的重点部分。忆阻器作为目前存储技术中最热门的方向之一，其成果或可取代已接近“穷途末路”的硅晶体管，最终改变整个计算机行业，而惠普正在着手研制的3纳米级忆阻器，其开、关时间只需10亿分之一秒。随着技术的发展，外围电路遇到的挑战也越来越多，要求不断研究出拥有更快的速度、更完整的数据读写和更低的功耗的电路。

摘要： 通过改变忆阻器在SET过程中的限制电流或在RESET过程中的电压边界,是实现多值存储的常用方法.而针对某一种方法,又存在多种不同的写入方式.针对在SET过程中通过改变限制电流大小而实现多值的方法,提出了两种不同的写入方式,为其命名为"先判断后写入"和"先擦除后写入".分别使用两种方式对制备的Au/TiO2/Au器件测试发现,"先判断后写入"的方式由于减小了操作过程中的RESET次数而比"先擦除后写入"的方式具有更明显的阻值窗口和更好的低阻值的均一性.

摘要： 本文将脱氧核糖核酸-十六烷基三甲基溴化铵(DNA-CTMA)与银纳米粒子结合,利用旋涂法制备了一种新颖的有机存储器Al/CTMA-DNA-Ag NPs/ITO.由器件的Ⅰ～Ⅴ曲线发现:在正向电压扫描时,曲线方向为顺时针,且出现负微分电阻现象;施加负偏压时,Ⅰ～Ⅴ曲线方向仍为顺时针,与正向相似,表现为单极性特征:与器件Al/DNA-CTMA/ITO相比,不仅导电性增强,而且忆阻特性明显增强. 对器件进行退火处理发现:(1)器件不仅表现出非常好的忆阻特性，而且稳定性得到了显著的提高;(2)Ⅰ-Ⅴ曲线呈8字形，由单极性转变为双极性忆阻器;(3)开一关电流比ION/IOFF能够达到104。

摘要： 自惠普实验室于2008年5月研制出世界首个忆阻器,许多科研工作者投入到对忆阻器的研究中.从最初的单纯非易失性存储器到基本逻辑操作,再到人工神经网络应用,关于忆阻器的研究正在向多个领域延伸.通过对基于电荷控制的忆阻器模型相关理论分析,构建相应的仿真模型,编写仿真程序,并设计图形用户界面.通过该仿真程序,用户可以选择输入电压的类型、设定电压的参数,对各种简单忆阻器进行仿真计算,并按照要求显示仿真曲线,方便用户对忆阻器进行理论分析和研究.最后，用该程序对惠普实验室研制的忆阻器的电压—电流迟滞现象进行了模拟，并验证了忆阻器可以用来实现多值存储。

摘要： 忆阻器是一种具有记忆功能的非线性二端口电路元件.根据忆阻器的数学模型,利用Simulink建立其仿真模型,并分析不同参数对忆阻器模型的影响,得到关于忆阻器的典型动态特性,从而验证模型的有效性.

摘要： 忆阻器是一种可以记忆流经其电荷的无源非线性电阻,在众多领域有着巨大的应用潜力,当前其最直接的用途是作为数据存储的介质,同时它还能用于逻辑操作.本文通过在已有的忆阻器状态逻辑计算方式的基础上,根据通常采用交叉杆阵列结构设计了该逻辑计算方式的并行化,并分析了其进一步扩展的可能性和需要在存储数据结构上的改进,实验结果验证了本文提出的状态逻辑运算并行化的有效性和可行性.

摘要： 本研究中对Nd0.7Sr0.3MnO3陶瓷样品在不同氧压进行了处理，并在不同真空条件下对Nd0.7Sr0.3MnO3的EPIR效应和忆阻器行为进行了研究。结果表明不同的氧压气氛，即氧含量或氧空位浓度，对Nd0.7Sr0.3MnO3的EPIR行为有很大影响.在氧为负压条件下，对Nd0.7Sr0.3MnO3在1350°C进行退火处理后，发现样品的I-V特性曲线呈明显非线性，且有较大回滞，其EPIR效应也更加明显。另外对常压固条件烧结的Nd0.7Sr0.3MnO3样品在不同压强条件下对其输运性质进行了测量。结果表明测量氛围压强对Nd0.7Sr0.3MnO3的输运性质也有明显影响，测量环境压强越小，其EPIR效应越明显。认为样品输运特性的变化，包括I-V非线性、回滞及EPIR效应都与氧空位浓度有关，氧空位浓度越大，其I-V特性曲线非线性和回滞越大，EPIR也越明显和稳定。

摘要： 本文以脱氧核糖核酸-十六烷基三甲基溴化铵(DNA-CTMA)和银纳米粒子〔Ag NPs)为材料，利用旋涂法将DNA-CTMA和Ag NPs构建成三明治结构(DNA-CTMAIAgNPs/DNA-CTMA)并夹于两个金属电极之间，制备了一种新颖的有机存储器A1/DNA-CTMAlAg NPsIDNA-CTMAlITO。通过对器件进行连续扫描发现:随扫描周期的增多，器件的高阻态电流儿乎不变，而低阻态电流会有所减小;扫描5个周期以后，器件的电子特性不再随着扫描周期的增加而发生变化，达到一个相对稳定状态;扫描50个周期后器件仍保持着较好的忆阻特性，并且开-关电流比能够达103.在正向扫描时，由于DNA生物聚合物的高势垒和电极之间能量差距，使大多数注入电子不能穿透活性层，初始电流非常小，器件处于高阻态。然而，Ag NPs层的加入，使电极与Ag NPs层间的厚度比两电电极间厚度小，从而电子能够较容易的隧穿到Ag NPs。因此，Ag NPs层不仅增强了有机薄膜的导电性，而且增强了其忆阻效应。

摘要： 本发明公开了一种针对忆阻器误差的忆阻器存储器神经网络训练方法，主要用于解决由于制程误差和动态误差导致的基于忆阻器存储器的神经网络推断准确度下降的问题。其步骤是：对忆阻器的电导值在制程误差和动态误差的影响下进行建模，并换算得到对应的神经网络权重的分布；利用建模后得到的权重分布构造权重的先验分布，进行基于变分推断的贝叶斯神经网络训练，得到权重的变分后验分布；将权重变分后验的均值转化为忆阻器存储器的目标电导值。本发明减弱了制程误差和动态误差对基于忆阻器存储器的神经网络计算的影响，使基于忆阻器存储器的神经网络推断获得了更高的准确率。

摘要： 本申请实施例提供了一种忆阻器电极及其制备方法、忆阻器和阻变式存储器(RRAM)。该方法，包括：a.在基底上沉积金属硼化物薄膜；b.对金属硼化物薄膜进行退火处理；c.在金属硼化物薄膜表面形成一光刻胶层，对光刻胶层进行光刻以形成与预定电极图案对应的光刻图案；d.以光刻图案为掩膜，采用离子束对金属硼化物薄膜进行刻蚀，以将金属硼化物薄膜形成所述预定的电极图案。本发明利用金属硼化物制备的忆阻器电极完全兼容CMOS制造工艺，并且可以改善包括该忆阻器的RRAM的产品性能。

摘要： 本申请实施例提供了一种忆阻器的制造方法、忆阻器和阻变式随机存取存储器RRAM，该忆阻器的制造方法包括：沉积所述忆阻器的下电极；在沿所述忆阻器的下电极的沉积方向的截面制备所述忆阻器的电阻层；在所述忆阻器的电阻层上制备所述忆阻器的上电极。

摘要： 本发明公开了一种针对忆阻器误差的忆阻器存储器神经网络训练方法，主要用于解决由于制程误差和动态误差导致的基于忆阻器存储器的神经网络推断准确度下降的问题。其步骤是：对忆阻器的电导值在制程误差和动态误差的影响下进行建模，并换算得到对应的神经网络权重的分布；利用建模后得到的权重分布构造权重的先验分布，进行基于变分推断的贝叶斯神经网络训练，得到权重的变分后验分布；将权重变分后验的均值转化为忆阻器存储器的目标电导值。本发明减弱了制程误差和动态误差对基于忆阻器存储器的神经网络计算的影响，使基于忆阻器存储器的神经网络推断获得了更高的准确率。

摘要： 本发明提供了一种岛状低阻通路忆阻功能层材料、忆阻器及制备方法，属于微电子器件领域，岛状低阻通路忆阻功能层材料包括硒化物层和在硒化物层上由硒化物原位氧化获得的氧化产物层，氧化产物层中具有硒的三方晶体团簇，硒的三方晶体团簇在氧化产物层中呈岛状分布，氧空位导电细丝连通硒的三方晶体团簇和未被氧化的剩余的硒化物部分。忆阻器包括顶电极、底电极、硒化物层、氧化产物层和二维材料层，底电极设置在硒化物层上，二维材料层层叠在氧化产物层上，顶电极设置在二维材料层上，二维材料层能改善氧化产物层与顶电极的接触特性，形成欧姆接触。本发明还提供了忆阻器的制备方法。本发明能提升忆阻器阈值电压一致性的同时降低阈值电压的数值。

摘要： 本发明公开了一种基于二值忆阻器串并联的三值忆阻器构建方法。本发明通过对二值忆阻器模型的参数特性进行分析，发现两个二值忆阻器阻值状态发生转变的时间点不同会使串并联电路等效为三值忆阻器，而忆阻器的参数不同时或反向连接时都有可能使两个二值忆阻器的阻值状态发生改变的时间点不同。因此可将二值忆阻器串并联电路分为以下六种分别构建三值忆阻器。本发明是基于二值忆阻器构建出三值忆阻器，相比于普通的三值忆阻器的构建方法，本发明使得三值忆阻器实物器件的实现具有更大的可能性。

摘要： 本发明实施例公开了一种基于忆阻器阵列的神经网络优化方法、装置及忆阻器阵列，所述方法包括：获取待处理图像；对所述待处理图像进行二值化处理，以得到二进制图像数据；将所述二进制图像数据与预设二值化权重输入加载到基于忆阻器的二值卷积神经网络中计算得到图像分类结果，其中，所述预设二值化权重为经过预设加噪处理的二值化权重；根据所述图像分类结果和图像分类标签值执行反向传播权值更新处理，以得到目标二值化权重；根据所述目标二值化权重调整忆阻器阵列的特征参数。通过在网络的训练过程中对二值卷积神经网络中的权重进行加噪处理，有效提升了忆阻器阵列中二值卷积神经网络的鲁棒性和网络性能。

摘要： 本发明提供一种新型三阶荷控忆阻器等效电路及忆阻器测试方法，具体涉及电力电子技术领域。所述新型三阶荷控忆阻器等效电路包括放大器、积分器、同相加法器、乘法器U4、乘法器U5、乘法器U6、电路输出端B、电路输出端C、电路输出端D；所述电路输出端B用于输出第一电压，所述第一电压用于确定三阶荷控忆阻器的三次非线性特征，所述电路输出端C用于输出第二电压，所述第二电压用于确定三阶荷控忆阻器的二次非线性特征，所述电路输出端D用于输出第三电压，所述第三电压用于确定三阶荷控忆阻器的伏安特性。本发明所述新型三阶荷控忆阻器等效电路可同时实现三种荷控忆阻器的伏安特性，能够广泛代替实际三阶荷控忆阻器进行实验测试和应用研究。

摘要： 本申请公开了一种兼容CMOS后端工艺的HfO2基忆阻器的制备方法及忆阻器。制备方法为：选取Si/SiO2衬底并清洗；在衬底上形成底电极图案；在衬底上生成Ti层和Pt层作为底电极；在底电极上生成HfO2层作为电介质层；在HfO2层上形成顶电极图案；在HfO2层上生成Ti层和Pt层作为顶电极；在顶电极上形成底电极刻蚀区域图案；对底电极刻蚀区域进行刻蚀，刻蚀掉HfO2层；将器件在N2环境下保持温度在250~300°C金属化后退火60~90s，得到结构为Ti/Pt/HfO2/Ti/Pt的HfO2基忆阻器成品。本申请工艺温度低，热应力小，兼容于CMOS后端工艺，具有100%的良品率，有助于实现器件量产。

摘要： 本发明涉及忆阻器技术领域，公开了一种用于制备忆阻器的功能层、忆阻器以及相应的制作方法，其中，功能层包括二维电介质层，所述二维电介质层引入有相应的空位缺陷。使用本发明的功能层使得表征忆阻器性能的开关比更大，而且制作得到的忆阻器器件不需要和现有技术一样需要在开始阶段先施加一个较大电压的初始化操作来诱导金属电极形成导电细丝，也有利于降低器件工作设置过程所需要的电压，降低功耗。