阻变存储器

摘要： 在RRAM交叉阵列结构中实现逻辑运算可以较好地解决传统冯诺依曼架构中的存储墙问题。三值逻辑相比于传统的二值逻辑,具有更少的逻辑操作数目和更快的运算速度。文中提出了一种基于RRAM双交叉阵列结构的三值存内逻辑电路设计,其中三值逻辑电路的输入与输出均通过多值RRAM的阻值表示。该结构支持两种三值逻辑门和一种二值逻辑门以提升计算速度。实验结果显示,相比于传统的二值存内逻辑电路设计,三值存内逻辑电路加法器可以减少68.84%的操作步数。相比于传统的IMPLY逻辑电路设计,三值存内逻辑电路加法器可以降低33.05%的能耗。

摘要： 通过在基本单元上集成存储和计算功能,存内计算技术能够显著降低数据搬运规模,被广泛认为是突破传统冯·诺依曼计算架构性能瓶颈的新型计算范式.非挥发存储器件兼具非易失特性和存算融合功能,是实现存内计算的良好功能器件.本文首先介绍了存内计算范式的基本概念,包括技术背景和技术特征.然后综述了用于实现存内计算的非挥发存储器件及其性能特征,包含传统闪存器件和新型阻变存储器;进一步介绍了基于非挥发存储器件的存内计算实现方法,包括存内模拟运算和存内数字运算.之后综述了非挥发存内计算系统在深度学习硬件加速、类脑计算等领域的潜在应用.最后,对非挥发型存内计算技术的未来发展趋势进行了总结和展望.

摘要： 阻变存储器的电阻转变稳定性和耐擦写次数是其商业化应用的重要指标.采用氧化石墨烯(GO)作为阻变存储器中间介质层,制备了Al/GO/ITO器件,分析了其阻变机制,该器件开启关闭电压、高低电阻值相对波动率较大.针对该问题,采用在GO中掺杂碳黑以及紫外光辐照的方法,在GO内部构筑局域化电场来控制材料内部的氧分布.实验结果表明:在阻变层GO中掺杂一定质量分数的碳黑能降低器件波动性,此外,随着碳黑掺杂质量分数的提高,器件运行状态由突变向缓变转变;紫外光热转化导致导电细丝易断裂,掺杂后加光辐照器件保留了一定的柔性特性.

摘要： CuInS_(2)量子点(quantum dots,QDs)具有宽尺寸调节范围(2—20 nm)、丰富的电子俘获位点、高光吸收系数、较高的载流子迁移率和制备工艺简单等优势,可应用于下一代非易失性存储器,但其开关电压(-4.5/4.5 V)和阻变开关比(10^(3))还达不到实际使用要求.本文引入铌掺杂锆钛酸铅(Nb:Pb(Zr_(0.52)Ti_(0.48))O_(3),PNZT)制备CuInS_(2)QDs/PNZT复合薄膜,发现PNZT的引入可以明显改善QDs的阻变性能,开关电压降至-4.1/3.4 V,阻变开关比提升至10^(6),在10^(3)次的循环耐久性测试中始终保持良好的稳定性.切换PNZT薄膜的铁电极化方向可以改变CuInS_(2)QDs/PNZT复合薄膜界面势垒高度和耗尽区宽度,以此调控CuInS_(2)QDs/PNZT复合薄膜的阻变性能.

摘要： 采用磁控溅射和金属剥离工艺制备结构为P-Si/HfO_(2)/Ti和P-Si/HfO_(2)/Al_(2)O_(3)/Ti的阻变存储器,两器件均表现出双极性电阻转变特性.插入的Al_(2)O_(3)层使得高阻态导电机制从空间电荷限制电流导电向肖特基发射控制导电转变,器件高低阻态阻值比从约61倍提高到约2.15×10^(8)倍.通过限制set电流的方式实现多值存储,器件的4个阻态都能够非常稳定地在85°C高温下保持10^(4) s,有利于多值存储的实际应用.

摘要： 通过在前驱体中添加碳量子点(CQD),制备了具有不同晶粒尺寸的有机-无机杂化钙钛矿CH_(3)NH_(3)PbI_(3)(MAPbI_(3))薄膜,并以金(Au)和氟掺氧化锡(FTO)为电极制备了具有Au/CQD-MAPbI_(3)/FTO结构的阻变器件.测试了CQD掺杂浓度对器件阻变性能的影响,并分析了其物理机制.结果表明:通过优化CQD掺杂质量浓度可以提升器件开关比,降低器件运行电压的波动.基于导电通道模型,器件阻变性能提升的可能原因为晶界主导的碘离子迁移随机性降低,导电通道结构简化.

摘要： 为合理整合阻变存储器(resistive random access memory,RRAM)的测试数据,提升半导体工程师对RRAM器件性能探知的效率,设计出一套适用于RRAM的测试自动化分析系统。该系统采用B/S架构,使用基于Python的Django后端框架和Vue.js前端框架,建立前后端分离的RRAM测试数据分析的Web应用;系统包含用户模块和业务分析模块2大功能模块。测试结果表明,2个功能模块中所有子功能模块的功能测试结果正确,且响应时间均小于1 s;系统关键参数Forming、Set及Reset操作电压的算法判断正确率分别为99.05%、100.00%、92.59%,表明系统具备有效性和可行性。

摘要： 采用物理气相沉积和等离子体氧化工艺制备氧化钽阻变薄膜,利用X射线光电子能谱分析技术对阻变薄膜进行表征.系统研究等离子体氧化时间和阻挡层厚度对初始化电压的影响.研究表明,器件初始化电压随氧化时间增加而增大,同时增加阻挡层厚度可有效降低初始化电压.基于40 nm互补金属氧化物半导体量产工艺平台,成功地在40 nm晶体管后段集成了阻变单元,制备了氧化钽阻变存储器,其初始化电压为3.3 V,置位/复位电压在1.8 V以内.

摘要： 采用微波辅助法制备了生物果胶薄膜,并作为缓冲层,制作了Ag/pectin/a-C/Pt阻变存储器.利用原子力显微镜表征薄膜表面的电流分布,探究了果胶薄膜的离子缓冲机理.分析了基于果胶薄膜的阻变存储器的阻变性能和阻变机制.结果表明:该缓冲层能够降低器件开关电压的波动性,提升高低阻态开关比.通过调控限制电流,在单一器件上实现了多阻态信息存储.

摘要： 为了改善阻变开关层在厚度小于10 nm下的氧化铪(HfO_x)基阻变存储器的电学性能,提高器件开关均匀性并增大器件开关比,在开关层中加入聚酰亚胺(polyimide, PI)薄层,采用光刻工艺制备Ti/AlO_(x)(PI)/HfO_(x)/Pt和Ti/HfO_(x)/Pt结构的阻变存储器.利用扫描电子显微镜表征分析器件的电极形貌,通过电学测试分析器件的I-V特性和稳定性,采用线性拟合和电场模拟的方法分析Ti/PI/HfO_x/Pt结构器件的阻变开关机理.结果显示,Ti/PI/HfO_(x)/Pt结构器件无需激活过程,其开关比高达2 000,且复位均匀性优越,数据保持时间高于10~3 s,充分展现了PI对HfO_(x)与Ti电极界面调控的优势.

摘要： 随着半导体技术的不断发展,晶体管的尺寸不断缩小,在不久的将来将会达到极限,传统的浮栅型存储器将会遭遇巨大的瓶颈.阻变存储器具有作为下一代存储器的巨大潜力.阻变存储器的一个重要运用是在空间射线环境下.本文研究了一种基于HfO2的阻变存储器的伽马辐照总剂量效应,实验结果表明该器件具有良好的抗伽马辐照特性.总剂量为20Mrad(Si)的伽马辐照后,所研究的器件都能正常工作,但是擦除和编程电压降低,高阻态和低阻态的阻值增大.因为该器件是双极型的,擦除和编程电压稍微降低并不会对该器件应用造成影响.高阻态阻值的增大不仅不会使得存储的数据丢失,反而使得存储窗口增大.低阻态的增大有可能使得存储的数据丢失,然而阻变存储器拥有非常大的高低电阻比,辐照后低阻态的稍微增大还远不足以改变数据的存储状态.利用伽马射线引起的移位损伤和原子重排能够对该阻变存储器的伽马辐照效应进行了合理解释.

摘要： 阻变存储器具有存储单元结构简单、擦写速度快、功耗低、有利于大规模集成等优点,受到广泛关注.本文论述了RRAM的基本结构和工作原理,对RRAM阻态转换过程中的SET限制电流对低态电阻的影响进行研究,并提出了一种实现多位存储的方法.对比了SET过程的最大电流与RESET过程的最大电流的关系以及RESET过程最大电流对高态电阻和器件性能的影响,RESET电流在5mA至20mA的范围内随SET过程的限制电流增大而增大,当限制电流超过20mA时,高态电阻发生退化.分析并研究了串联电阻对RRAM阻态转换过程的影响.

摘要： 针对当前阻变存储器(RRAM)面临的功耗和高密度存储的问题,介绍了一种降低功耗和形成多值存储能力的器件结构.相比单层结构的AlON RRAM,双层结构的WOx/AlON RRAM具有低至10 μA的复位(reset)电流,1 000次以上的转换特性(endurance),较低的操作电压,以及多值存储等性能.针对WOx/AlONRRAM,提出了WOx介质层的等效电路模型为固定电阻与二极管串联模型.在直流置位(DC set)过程中,电路中存在一个较大的过冲电流,使得无法通过控制限流来获得不同大小的低阻态.在增加WOx介质层后,在WOx层和AlON层间形成了界面肖特基势垒,因此有效地抵抗了过冲电流,提高了低阻态的可控性.

摘要： HfOx基阻变存储器(RRAM)是近期非挥发性存储器的研究热点之一,而HfOx的平坦化是形成器件结构单元的关键工艺.针对HfOx化学机械抛光(CMP)进行了抛光液的设计及优化,主要讨论了抛光液pH值和促进剂对去除速率(RR)和表面粗糙度的影响.结果表明,在酸性条件下HfOx有较高的去除速率,同时表面粗糙度较小,尤其是pH=6时抛光速率可达101.7nm/min,表面RMS粗糙度为0.12nm,促进剂氟硼酸钠(NaBF4)用量的对比结果表明,在0.01～1wt％的范围内抛光速率呈先增大,后平缓的趋势,RMS粗糙度较小,但促进剂用量的增加会导致抛光液稳定性的下降,因此,优选NaBF4用量为0.1～0.2wt％.

摘要： 本文系统的进行了Zn0纳米薄膜、纳米线、纳米岛阻变存储特性的研究工作。通过进行试验分析，采用Zn0纳米材料制备存储器，可实现各种存储功能，并有望将器件尺寸缩小到5nm以下。

摘要： 编程成功率是阻变存储阵列可靠性的重要方面.本文采用1KblT1R阵列系统研究了晶体管的衬偏效应对Cu/HfO2/Pt阻变存储器编程成功率的影响.在forming过程中,晶体管和阻变存储器都具有一定的电压降,因此晶体管源漏两端端电压被抬高,晶体管产生衬偏效应,阈值电压增大.当晶体管的阈值电压大于所加栅压时,晶体管被截止,流经阻变存储器的电流被限制,无法被编程至低阻态.实验发现,将forming电压控制在较小范围内可以有效保证1T1R的编程成功率.本文对forming失效机理的研究将有助于提高1TlR的阵列产率.

摘要： 本文采用HHNEC0.18um标准CMOS工艺设计实现了多个1Kb容量的阻变存储器电路。针对WOx阻变材料的操作特性特点,提出了可切换的写电路以及自调节的读参考电路,实现了Unipolar与Bipolar兼容操作的需求的同时提高了读操作的成功率。引入位线限流模块解决了set过程需要字线限流的问题,进而可以实现‘0’和‘1’多bits数据的同时写入。芯片采用高低两种电压设计,同时包含多种阵列尺寸结构的对比测试电路。

摘要： 针对应用脉冲激光沉积技术在Pt/Ti/SiO2／Si上制备多晶NiO薄膜，研究了氧分压对薄膜微观结构、表面形貌和阻变性质的影响.结果表明，1 Pa氧分压下制备的NiO薄膜表面乎整度最高，表面均方根粗糙度为0.5l nm.Au/Ni/NiO/Pt结构的Ⅰ-Ⅴ测试曲线表明其forming电压为4.4 V，高低阻态比值为2个数量级，并表现出可逆的阻值翻转现象.

摘要： 采用脉冲激光沉积法,在Pt/SiO2/Si的基底上制备了CeO2薄膜,并使用导电原子力显微镜(Conductive Atomic Force Microscopy,CAFM)对CeO2薄膜的局域阻变效应及其形成机制进行了研究.结果表明:CeO2薄膜具有双极性阻变特性,且复位过程中出现多阻态,限流值的大小影响开启的导电通道数量,并对其低组态阻值和开关比有显著影响.采用导电细丝模型对CeO2薄膜的阻变机制进行了分析,显示氧缺位的形成及其在电压作用下的迁移是导电细丝形成和破灭的关键.

摘要： 采用脉冲激光沉积法,在Pt/SiO2/Si的基底上制备了CeO2薄膜,并使用导电原子力显微镜(Conductive Atomic Force Microscopy,CAFM)对CeO2薄膜的局域阻变效应及其形成机制进行了研究.结果表明:CeO2薄膜具有双极性阻变特性,且复位过程中出现多阻态,限流值的大小影响开启的导电通道数量,并对其低组态阻值和开关比有显著影响.采用导电细丝模型对CeO2薄膜的阻变机制进行了分析,显示氧缺位的形成及其在电压作用下的迁移是导电细丝形成和破灭的关键.

摘要： 一种阻变随机存取存储器，包括：存储单元，其包括电阻根据写入操作而变化的电阻元件，并且根据电阻元件的电阻来存储数据；参考电阻元件，其电阻被设置为第一值；电压线，其在第一写入操作期间被设置为第一电压，在该第一写入操作期间，电阻元件的电阻从高于第一值的第二值变为第一值；以及电压控制电路，其布置在两个电阻元件的第一端之间。在第一写入操作期间，所述电压控制电路调节从所述电压线供应的第一电压的值，以减小流过两个电阻元件的电流之间的差，并将调节后的第一电压供应给两个电阻元件的第一端。

摘要： 本发明提供一种阻变式存储器以及阻变式存储器的制造方法，其中，阻变式存储器包括顶电极、底电极和阻变层，所述阻变层夹设在所述顶电极和底电极之间，所述阻变层为金属氧化物层，所述顶电极包括第一部分和第二部分，所述第一部分位于所述第二部分之内，所述第一部分与所述阻变层相接触并位于所述阻变层的设定位置处，所述第一部分能够与所述阻变层中的氧相结合，所述第一部分与氧的结合能力强于所述第二部分与氧的结合能力。本发明可提高阻变式存储器的使用效果。

摘要： 本发明提供一种阻变式存储器以及阻变式存储器的制造方法，其中，阻变式存储器包括顶电极、底电极层和阻变层，所述阻变层夹设在所述顶电极和底电极层之间，所述阻变层为金属氧化物层或固态电解质层，所述底电极层包括底电极本体和介电层，所述底电极本体呈锥形，所述锥形的尖端朝向所述阻变层并位于设定位置处，所述介电层包覆所述底电极本体以支撑所述阻变层。本发明可提高阻变式存储器的使用效果。

摘要： 本发明公开了一种利用重离子微孔膜改善阻变存储器一致性的实现方法，是将重离子微孔膜作为控制层嵌入阻变存储层和导电电极之间。在阻变存储器件发生电阻转变的过程中，对器件施加电压以后，在电场的作用下，活性金属电极发生氧化还原反应在阻变存储层中所形成金属导电细丝的形成与破灭时引起电阻转变的主要原因。由于导电细丝的形成与破灭是随机的，因此阻变参数具有很大的离散性，影响阻变存储器的一致性。

摘要： 本发明提供一种阻变存储器的阻态读取电路及阻变存储器。所述电路包括：存储单元、参考单元阵列、第一门控管、第二门控管和灵敏放大器，参考单元采用阵列形式取代了现有采用单个存储单元的形式，增加灵敏放大器用于判断存储单元所处的阻态。本发明能够提高阻变存储器阻态读取的稳定性和可靠性。

摘要： 本发明提供了一种阻变存储器的制造方法，包括：在衬底上制备底电极层，底电极层材料为铝；通过氧等离子处理方法在底电极层上制备缓冲层，缓冲层材料为氧化铝；在缓冲层上制备阻变层；在阻变层上制备顶电极层。该阻变存储器的制造方法既能提升器件性能，也足够简单。本发明还提供了一种阻变存储器，通过上述阻变存储器制造方法获得。

摘要： 本发明公开一种半导体结构以及制备方法、阻变存储器以及阻变存储器阵列，涉及纳米器件技术领域，用于提供一种具有更薄阻变层的半导体结构。半导体结构，包括：基底、阻变层以及电极结构。所述阻变层形成在所述基底上，所述电极结构形成在所述阻变层上，或，所述电极结构中的部分形成在所述基底与阻变层之间，部分形成在所述阻变层上。其中，所述阻变层包括氧化层，所述阻变层的厚度小于或等于目标数值。

摘要： 本申请实施例公开了一种阻变存储器、存算器件、芯片及阻变存储器的制备方法，该阻变存储器包括：钨栓塞，用于连接与所述阻变存储器连接的晶体管；存储单元，用于存储数据，所述存储单元位于所述钨栓塞的上方并包括：金属栓塞，位于所述钨栓塞的上方，所述金属栓塞的轴向尺寸与径向尺寸的比值小于所述钨栓塞的轴向尺寸与径向尺寸的比值，所述金属栓塞作为所述存储单元的下电极；阻变层，位于所述金属栓塞的上方，用于存储数据；上电极，位于所述阻变层的上方。由此，通过在钨栓塞上制备一个轴向尺寸与径向尺寸的比值较小的金属栓塞作为下电极，可以避免钨栓塞内部的孔洞影响阻变存储器的稳定性，提高了器件的可靠性。

摘要： 本申请公开一种阻变存储器单元电路、阻变存储器及写操作方法，一种阻变存储器单元电路，包括：阻变存储模块，用于通过电阻变化进行数据的存储；监测模块，用于监测所述阻变存储模块的通路是否导通以及是否完成阻变；延时模块，用于在所述监测模块监测到所述阻变存储模块完成阻变时开始计时，并在预设时间后控制切断所述阻变存储模块的通路；连通模块，所述延时模块通过控制所述连通模块以延时切断所述阻变存储模块的通路。能够提高现有阻变存储器的可靠性。

摘要： 本发明提供一种阻变存储器和一种阻变存储器的制造方法，所述阻变存储器包括：下电极、下插层、阻变层、上插层和上电极，所述上插层的材质为金属钛，因为金属钛(所述上插层)的标准吉布斯自由能较高，具有更强的吸氧能力，可以获得氧离子，使得所述阻变层中氧空位的浓度增加，从而有助于氧空位导电细丝的产生，从而提高阻变存储器的一致性。进一步的，所述下插层的材质为氮化钽，所述上插层和所述下插层可以起到串联电阻的作用，在所述上插层和所述下插层的共同作用下，可以使阻变存储器具有更好的阻变特性。