MOSFET器件

摘要： 1引言近年内,碳化硅功率器件已逐渐成为高压、高频及高效率应用场合需求的首选。性能、可靠性和成本是决定功率器件商业化进程的三个重要维度,此三者一般互为矛盾关系。但回顾SiC MOSFET器件的技术发展历程可以发现,通过优化制造工艺和器件设计,不仅带来性能和可靠性的提升,也降低了单颗芯片成本,技术发展成为推动SiC MOSFET商业化进程的重要源动力。

摘要： 在传统可重构场效应晶体管基础上进行改进,提出一种非易失性浮动可编程栅极可重构场效应晶体管。设计引入非易失性电荷存储层作为浮动程序门,通过给浮动程序门加入一定的电荷,进一步促进正向导通并同时减小反向漏电流,在正常情况下只需要一个独立供电的控制门即可完成可重构要求。通过对比实验,分析电荷数量对转移特性的影响,获得正常工作下最理想电荷量。与传统器件相比,新设计实现了较低的亚阈值摆幅,在减小反向漏电时不会影响正向电流的大小,在实际应用中具有一定优势。

摘要： 2021年2月18日,推动高能效创新的安森美半导体,发布一系列新的碳化硅(SiC)MOSFET器件,适用于功率密度、能效和可靠性攸关的高要求应用。设计人员用新的SiC器件取代现有的硅开关技术,将在电动汽车(EV)车载充电器(OBC)、太阳能逆变器、服务器电源(PSU)、电信和不间断电源(UPS)等应用中实现显著更好的性能。

摘要： 对于复杂装备系统,由于系统内用电设备较多,而这些用电设备都依赖同一条母线供电,任何一个用电设备出现故障短路时都会使供电母线短路,从而损坏其他用电设备的输入电源,导致所有用电设备均不能正常工作.各个设备正常工作时,在设备开关的过程中也会产生较大的浪涌电流,对供电母线造成冲击,从而产生危害.为了提高系统的供电可靠性,提出了一种短路保护和浪涌电流抑制结合的电路.该电路对于抑制电源加电瞬间浪涌电流、在某个支路故障引起短路时保护供电母线、保证其他支路正常工作以及提高供电的可靠性和安全性具有重要意义.

摘要： 本文以一款P型功率MOSFET器件为例,利用半导体软件对实际工艺流程进行模拟仿真,为实际工艺优化提供数据参考,可有效缩短器件的开发周期,对类似功率器件研发具有重要的指导意义。

摘要： 推动高能效创新的安森美半导体(ON Semiconductor,美国纳斯达克上市代号:ON),发布一系列新的碳化硅(SiC)MOSFET器件,适用于功率密度、能效和可靠性攸关的高要求应用。设计人员用新的SiC器件取代现有的硅开关技术,将在电动汽车(EV)车载充电器(OBC)、太阳能逆变器、服务器电源(PSU)、电信和不间断电源(UPS)等应用中实现显著更好的性能。

摘要： Vishay推出第四代600V EF系列快速体二极管MOSFET器件——SiHH070N60EF。Vishay Siliconix n系列SiHH070N60EF导通电阻比其前代器件低29%,为通信、工业、计算和企业级电源应用提供高效解决方案,同时栅极电荷下降60%,从而使器件导通电阻与栅极电荷乘积,即功率转换应用中600V MOSFET的重要优值系数(FOM)创业界新低。

摘要： LDD(Low-Density Drain)结构首次提出是在1978年,该结构最早多应用在MOSFET器件上,用来提升器件的击穿电压。伴随着第三代半导体GaN材料的不断发展,目前,LDD结构也用于GaN HEMT中,LDD结构GaN HEMT称为轻掺杂漏高电子迁移率器件。LDD结构GaN HEMT的实现主要依赖F等离子体注入技术的应用。

摘要： 安世半导体,分立器件和MOSFET器件及模拟和逻辑集成电路器件领域的生产专家,近日宣布推出有史以来最低RDS(on)的功率MOSFET。近日推出的PSMNR 51-25YLH已经是业内公认的低压、低RDS(on)的领先器件,它树立了25 V、0.57mΩ的新标准。该市场领先的性能利用安世半导体独特的NextPowerS3技术实现,并不影响最大漏极电流(ID(max))、安全工作区(SOA)或栅极电荷QG等其他重要参数。

摘要： 能产生短脉冲、快上升沿、快下降沿、高电压、大电流且能工作在兆赫兹频率的脉冲功率发生器是脉冲功率技术的一个重要发展方向.本文介绍了由功率MOSFET器件串联组成的脉冲功率发生器的基本工作原理和主要电路拓扑结构,并对电路中各元件参数进行了设计.

摘要： 能产生短脉冲、快上升沿、快下降沿、高电压、大电流且能工作在兆赫兹频率的脉冲功率发生器是脉冲功率技术的一个重要发展方向.本文介绍了由功率MOSFET器件串联组成的脉冲功率发生器的基本工作原理和主要电路拓扑结构,并对电路中各元件参数进行了设计.

摘要： 能产生短脉冲、快上升沿、快下降沿、高电压、大电流且能工作在兆赫兹频率的脉冲功率发生器是脉冲功率技术的一个重要发展方向.本文介绍了由功率MOSFET器件串联组成的脉冲功率发生器的基本工作原理和主要电路拓扑结构,并对电路中各元件参数进行了设计.

摘要： 能产生短脉冲、快上升沿、快下降沿、高电压、大电流且能工作在兆赫兹频率的脉冲功率发生器是脉冲功率技术的一个重要发展方向.本文介绍了由功率MOSFET器件串联组成的脉冲功率发生器的基本工作原理和主要电路拓扑结构,并对电路中各元件参数进行了设计.

摘要： 本文针对单粒子烧毁(SEB)的重离子与锎源模拟实验结果的等效性进行了分析比较，结果表明，锎源和重离子模拟实验取得的结论基本一致。MOSFET器件在未导通状态下工作比导通状态下更易发生单粒子烧毁，锎源裂变碎片和能量为173MeV溴离子模拟实验所得同一类实验样品的SEB阈值电压相近。

摘要： 本文针对单粒子烧毁(SEB)的重离子与锎源模拟实验结果的等效性进行了分析比较，结果表明，锎源和重离子模拟实验取得的结论基本一致。MOSFET器件在未导通状态下工作比导通状态下更易发生单粒子烧毁，锎源裂变碎片和能量为173MeV溴离子模拟实验所得同一类实验样品的SEB阈值电压相近。

摘要： 本文针对单粒子烧毁(SEB)的重离子与锎源模拟实验结果的等效性进行了分析比较，结果表明，锎源和重离子模拟实验取得的结论基本一致。MOSFET器件在未导通状态下工作比导通状态下更易发生单粒子烧毁，锎源裂变碎片和能量为173MeV溴离子模拟实验所得同一类实验样品的SEB阈值电压相近。

摘要： 本文针对单粒子烧毁(SEB)的重离子与锎源模拟实验结果的等效性进行了分析比较，结果表明，锎源和重离子模拟实验取得的结论基本一致。MOSFET器件在未导通状态下工作比导通状态下更易发生单粒子烧毁，锎源裂变碎片和能量为173MeV溴离子模拟实验所得同一类实验样品的SEB阈值电压相近。

摘要： 本文针对单粒子烧毁(SEB)的重离子与锎源模拟实验结果的等效性进行了分析比较，结果表明，锎源和重离子模拟实验取得的结论基本一致。MOSFET器件在未导通状态下工作比导通状态下更易发生单粒子烧毁，锎源裂变碎片和能量为173MeV溴离子模拟实验所得同一类实验样品的SEB阈值电压相近。

摘要： 随着半导体技术的飞速发展,传统的SiO2无法克服由MOSFET器件特征尺寸的不断缩小所带来的量子隧穿效应的影响,从而极大地制约了微电子器件集成度的提高.因此寻找新一代MOSFET栅极电介质材料来取代SiO2已经成为人们研究的热门课题.文章总结了新型high-k材料所需满足的性能要求,介绍了近年主要high-k材料的研究成果,并综述了新一代MOSFET栅极电介质薄膜材料LaAlO3的研究进展。

摘要： 本公开提供一种SiC MOSFET器件的制造方法及SiC MOSFET器件。该方法包括：提供SiC外延片，在所述SiC外延片表面沉积生长掩膜层；刻蚀所述掩膜层，在所述掩膜层上形成第一刻蚀槽；再次刻蚀所述掩膜层，在所述第一刻蚀槽内形成第二刻蚀槽；通过第一刻蚀槽和第二刻蚀槽构成的离子注入窗口，注入第一高能离子，形成阶梯状形貌的阱区；注入第二高能离子，形成源区。本公开通过阶梯状形貌的离子注入窗口，来实现自对准工艺，可以非常精确的实现对沟道长度和位置的控制，工艺简单稳定。同时，形成阶梯状形貌的P阱区，扩展了两个P阱区之间的JFET区，增大了JFET区电流横向输出路径，进一步提升器件大电流密度输出能力。

摘要： 本公开提供一种碳化硅MOSFET器件的元胞结构、其制备方法及碳化硅MOSFET器件，所述元胞结构包括：位于所述衬底上方的第一导电类型漂移层；其中，在元胞结构两侧，于所述漂移层表面向下设置有侧部沟槽，以在所述漂移层表面于所述元胞结构中心位置形成凸台；位于所述侧部沟槽下方的第二导电类型阱区；位于所述阱区表面内的第一导电类型源区；设置于所述漂移层内，且位于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方的第二导电类型屏蔽区。屏蔽区的加入，可大幅降低阻断态下器件的栅极氧化层的电场应力，大幅提高长期使用的可靠性。而且屏蔽区对器件导通特性的影响很小，可实现良好的栅极氧化层的电场应力和导通电阻之间的折中关系。

摘要： 本发明涉及一种MOSFET器件的版图结构及MOSFET器件，涉及半导体技术领域，包括：至少一第一沟槽，位于器件的有源区，且第一沟槽超出有源区的边缘一预设距离；第二沟槽，位于有源区的两侧，且第二沟槽与第一沟槽平行设置。本发明摒弃了传统的带有拐角的沟槽结构，版图结构中的所有沟槽结构均平行设计，消除了器件中容易发生击穿的点，使得整个器件击穿电压基本一致，器件稳定性较佳，提高了器件雪崩耐量；同时，由于第一沟槽的端头处超出有源区外一定的预设距离，产生类似于传统功率器件的终端结构中场板的效果，使有源区边缘处也得以被保护，具有较高的击穿电压。

摘要： 本发明提供一种改善MOSFET器件HCI效应的方法及MOSFET器件，方法包括提供衬底，衬底内形成有阱区和浅槽隔离结构；在阱区上形成栅极结构；以栅极结构为掩膜，在衬底中进行间隔多次的LDD离子注入；其中，LDD离子注入的方向第一次为垂直注入，其余次为向沟道方向延伸的倾斜方向。本发明通过改变LDD离子注入角度，让LDD注入向沟道方向的延伸，并分多次的进行LDD离子注入，可有效增加热载流子缓冲，降低峰值电场，从而达到改善HCI效应，提升器件性能的目的，并且，本发明不需要增加光罩而使成本增加，也不需要增加工艺步骤而产生复杂度。

摘要： 本公开提供一种碳化硅MOSFET器件的元胞结构及碳化硅MOSFET器件。该碳化硅MOSFET器件的元胞结构包括：位于元胞结构两侧且在所述漂移层表面内设置的第二导电类型阱区、位于所述阱区表面内的第一导电类型源区和位于元胞结构中心且与所述源区、所述阱区以及所述漂移层接触的栅结构。还包括位于所述源区上方且与所述源区形成欧姆接触的源极金属层，在元胞结构两侧，所述漂移层于其未被所述阱区覆盖的区域向下设置有侧部沟槽，所述侧部沟槽中设置有与所述侧部沟槽下方的所述漂移层形成肖特基接触的肖特基金属层。本公开通过在碳化硅MOSFET器件的元胞结构级别集成了SBD，改善碳化硅双极退化现象，提高芯片可靠性，并降低模块封装成本、提高模块电气特性。

摘要： 本公开提供一种SiC MOSFET器件的制造方法及SiC MOSFET器件。该方法包括：提供SiC外延片，在所述SiC外延片表面沉积生长掩膜层；刻蚀所述掩膜层，在所述掩膜层上形成第一刻蚀槽；再次刻蚀所述掩膜层，在所述第一刻蚀槽内形成第二刻蚀槽；通过第一刻蚀槽和第二刻蚀槽构成的离子注入窗口，注入第一高能离子，形成阶梯状形貌的阱区；注入第二高能离子，形成源区。本公开通过阶梯状形貌的离子注入窗口，来实现自对准工艺，可以非常精确的实现对沟道长度和位置的控制，工艺简单稳定。同时，形成阶梯状形貌的P阱区，扩展了两个P阱区之间的JFET区，增大了JFET区电流横向输出路径，进一步提升器件大电流密度输出能力。

摘要： 本发明涉及半导体技术领域，尤其涉及一种分裂栅MOSFET器件的制备方法及分裂栅MOSFET器件，其中，包括：步骤S1、提供一衬底，于衬底上形成一外延层，外延层的底面宽度与衬底的顶面宽度相等；外延层由下至上对应的电阻率呈非均匀渐变式变化。有益效果：通过衬底上形成外延层，并使得外延层由下至上对应的电阻率呈非均匀渐变式变化，以优化器件内部电场分布，使同一尺寸的器件的相同位置二维击穿电场线的覆盖面积更大，在提升电场强度的同时，靠近衬底方向的电场强度明显增加，耗尽区向下展宽，从而提升击穿电压，且在相同目标电压下，减小导通电阻，降低器件静态损耗。

摘要： 本发明公开一种MOSFET器件的制造方法及MOSFET器件，其中，该方法包括如下步骤：在外延片上垫基一定厚度的硬质掩膜层，并挖出沟槽；沟槽内表面和外延片上表面生成连续的栅氧化层；在沟槽内填充多晶硅后回刻蚀；对外延片做P型注入，并在多晶硅表面生成隔离氧化层；在体注入层顶部进行有源注入并退火，生成源注入层；对氧化层通氧气并对其进行热氧化，生成热氧化层；用磷硅玻璃覆盖在热氧化层表面并加热，使其表面平滑；对磷硅玻璃进行回刻蚀直至源注入层露出表面，对一部分源注入层做P型掺杂。本发明在不影响击穿电压的情况下，CTP型注入对沟道的影响达到最小，有效降低原胞密度下单位导通电阻，从而使导通损耗及耗散进一步减少。

摘要： 本实用新型实施例公开了一种高压MOSFET器件的元胞结构及应用其的高压MOSFET器件，其中每个元胞结构的第一导电类型碳化硅衬底上设有第一导电类型的碳化硅外延层；第一导电类型的碳化硅外延层中分别注入设有第二导电类型体区、第二导电类型基区和第一导电类型源区、电流加强注入区，其中注入第二导电类型基区时采用倾斜注入，斜注入后第二导电类型基区在上表面靠近掩蔽层端形成圆弧型注入形貌；第一导电类型的碳化硅外延层上方设有栅氧化层，并设有栅极；第一导电类型的碳化硅外延层上方淀积设有隔离介质，在接触源区处开口，并蒸发设有欧姆接触金属和源极加厚金属形成的源极；晶圆正面淀积设有钝化层，并设有刻蚀开孔露出的金属电极。

摘要： 本公开涉及MOSFET器件和碳化硅MOSFET器件。该MOSFET器件包括由半导体材料制成的结构区域，半导体材料具有第一类型的导电性，结构区域具有沿着轴线彼此相对的第一侧和第二侧；具有第二类型的导电性的本本体区域域，第二类型与第一类型相对，本本体区域域在结构本体中从第一侧延伸；具有第一类型的导电性的源极区域，源极区域在本本体区域域中从第一侧开始延伸；栅极区域，在结构区域中从第一侧开始延伸，并且完全横跨本本体区域域；以及具有第二类型的导电性的屏蔽区域，屏蔽区域在结构区域中在栅极区域和第二侧之间延伸。在俯视视图中，屏蔽区域是与栅极区域自对准的注入区域。