阈值电压

摘要： (上接2期)通过外部信号进行保护(锁定型)MODE引脚还具有保护功能,可通过外部信号停止输出开关脉冲。如果 MODE 引脚电压被外部信号降至阈值电压0.35V 以下,且延迟时间达到304ms,则IC停止工作。

摘要： 3DNAND闪存与2DNAND闪存在存储架构上虽然有比较明显的差异,但是其存储单元的基本物理结构组成是相同的。在3DNAND存储器结构中,采用垂直堆叠多层数据存储单元的方式,实现堆叠式的3DNAND存储器结构。在3DNANDFlash中,多位存储单元可被编程于多阶编程阈值电压的其中之一阶,以实现一个多位存储单元可以存储多个不同数据的目的。

摘要： 传统带隙基准结构的欠压锁定(UVLO)电路存在结构复杂、温漂特性差、功耗高等缺陷。为精准实现低温漂,提出了一种欠压锁定电路结构,该结构基于差分放大器的非对称性产生滞回电压,进而降低了阈值电压的温度敏感性,提高了阈值电压的精度。该欠压保护电路通过反馈控制法产生了上、下门限阈值电压,克服了单个阈值抗干扰能力差的缺点。电路基于0.18μm BCD工艺设计,仿真结果表明:当电源电压高于上门限阈值电压(V_(IH))2.2 V时,芯片系统正常工作;当电源电压低于下门限阈值电压2.01 V时,芯片系统被关断;在-55~+125°C温度范围内,该电路的滞回电压为0.19 V,V_(IH)温漂为0.01 V,滞回电压温漂为0.07 V,且该欠压锁定电路的功耗在3 V电源下为9.54μW。

摘要： p-GaN HEMT凭借高频、高功率密度的优势,已逐渐应用于高频电源领域。负载短路、错误的栅控信号等因素均会导致器件处于严重的短路状态。目前,研究重点多聚焦于600 V/650 V商用器件的最终失效上,缺乏对器件在短路应力下的退化机理研究。通过重复短路应力研究了100 V商用p-GaN HEMT的短路稳健性,随着应力次数的增加,器件的阈值电压VTH表现出持续正向漂移且漂移量可达+0.65 V,漏极电流IDsat持续下降。此外,还研究了短路应力后器件的动态恢复过程。在较弱的短路应力后,由于Al GaN势垒层内的陷阱和p-GaN/AlGaN界面陷阱释放掉被捕获的电子,VTH和IDsat能够完全恢复;而在苛刻的短路应力后,栅下产生的热电子将轰击p-GaN/AlGaN界面从而诱导出新的界面缺陷,这将导致VTH永久性的正向漂移,最终使得IDsat不可恢复。

摘要： 针对传统过温保护电路结构复杂、功耗大等问题,提出一种具有高精度的阈值可调节的过温保护电路。设计基于华虹0.35μm BCD工艺模型,通过将基准电压分压与随温度增大而增大的电压进行比较来实现功能,并在电路中引入迟滞,以消除比较器在跳变温度点附近的振荡现象。经Cadence Spectre软件仿真验证,当温度大于165°C时,输出由低变高,控制信号迫使整个芯片关断;当温度低于147°C时,输出由高转低,电路恢复正常工作状态,且有20°C的迟滞量。在3-5.5V电源电压范围内,该电路能很好的抑制电源电压变化造成的阈值点漂移,以较高精度确保电路性能稳定。

摘要： 基于0.18μm CMOS工艺,采用浅槽隔离(STI)注入法对1.8 V LVNMOS器件进行总剂量加固,并对比分析了^(60)Co(315 keV)与X射线(40 keV)辐照源对LVNMOS器件总剂量特性的影响。研究结果表明,在相同偏置条件下,^(60)Co与X射线两种辐照源对MOS器件的辐射电离效应具有一定的差异性,前者同时具有康普顿效应和光电效应,后者是光电效应,主要是光子与内层电子作用。由LVNMOS总剂量辐照特性推测,X射线辐照源引起LVNMOS的SiO_(2)层中产生的电子与空穴高于^(60)Co。

摘要： SiC MOSFET阈值电压漂移问题是器件可靠性面临的主要挑战,阈值电压测量的准确性对于评估器件在偏压与温度应力下的阈值电压稳定性极为重要。围绕偏压与温度应力下SiC MOSFET阈值电压测试的问题,分析SiC MOSFET阈值电压漂移特性的影响因素,介绍国外偏压温度不稳定性评估标准的现状,对标准中所有测试方法均进行详细分析,分类归纳总结现有测试方法,分析各类测试方法的优缺点。

摘要： 氮化镓GaN以开关速度快,导阻低,低输入输出电荷的优势,应用在快充上逐渐取代了传统的高压硅MOS管。使用GaN取代硅MOS管,不仅降低了开关损耗,提高充电器的转换效率,使得充电器无需设计大面积的散热片;而且大幅提升了功率器件开关频率,减小变压器电感量,缩小变压器尺寸,进而减小充电器的体积。目前市场上的GaN产品主要有Cascode GaN和E mode GaN两种,其中E mode GaN的阈值电压Vth典型值都在1.2-1.5V左右,而高压Si MOSFET的Vth典型值普遍是3-4V。

摘要： 为实现碳化硅(SiC)金属-氧化物半导体场效应晶体管(MOSFET)模块在辐照环境下的可靠工作,提出一种抗辐照SiC MOSFET封装结构。利用能抵抗电子辐照的高原子序数材料(即高Z材料),结合双面焊接结构,将外部的辐照电子屏蔽,以实现模块的抗辐照加固。该结构中抗辐照材料与芯片距离较近,尽可能降低了抗辐照材料的冗余,实现在提高模块抗电子辐照能力的同时尽可能降低模块整体重量和体积,以适应在航空航天领域的应用。该结构消除了传统封装中的键合线,降低了模块的寄生电感。通过电子辐照实验后对阈值电压和动态特性的测试验证了研制的抗辐照SiC MOSFET模块的抗辐照能力相比传统封装模块得到显著优化。

摘要： 辅助逆变电源广泛应用于轨道交通领域中,而绝缘栅双极型晶体管(Insulated gate bipolar transistor,IGBT)作为其功率电子器件的常用选择,成为辅助逆变电源研究的重点。根据青藏客车辅助逆变电源IGBT模块部件性能特征,使用功率循环试验的方法,掌握其性能随运行时间/里程的变化规律,估计其长期服役后的运用可靠性,为极端环境下辅助逆变电源IGBT模块全寿命周期性能研究以及剩余寿命评估提供参考。结果表明,经历极端环境下的IGBT模块老化寿命可以从阈值电压与热阻两种劣化参数变化中预测得出,其中阈值电压相对变化需要根据多芯片并联情况下芯片的类型与连接方式视情况而定,热阻随老化情况呈阶梯式上升趋势。

摘要： 本文通过在硅衬底上制备得到具有不同沟道长度的有机聚合物(DPPTTT)薄膜场效应晶体管器件,研究了沟道长度对有机场效应晶体管器件中的载流子浓度和阈值电压的影响.实验发现,当沟道长度降低到50Ⅳn时,器件的有效载流子迁移率最高,达到0.12cm2/Vs;同时观察到了随着沟道长度的降低,载流子迁移率与阈值电压都有增大的趋势,这与以往观察到由于接触电阻的作用导致的趋势相反(即所谓的短沟道效应).针对这种反常的现象,做了初步的探讨.这些研究内容将为更好地理解有机场效应晶体管的器件物理提高新的观点.

摘要： 本文给出了一种用于AMOLED显示器的3T2C像素电路.提出的像素电路在获得高对比度的同时可以补偿TFT的阈值电压(VTH)变化及OLED的退化.由于采用了源跟随的结构,提出的像素电路可以补偿驱动TFT阈值电压为负值的情况,这对于耗尽型a-IGZO TFTs是非常有益的.仿真结果证明,在整个电流10nA到1.5μA范围内,提出的像素电路在驱动TFT T1的VTH变化量△VTH_T1-=±0.5V或OLED的VTH变化量△VTH_OLED=0.5V时的电流补偿误差小于2.8％.并且,当T1的阈值电压VTHT1=-2V,△VTH T1=-3V时,也可以得到精确的补偿,电流误差为2％.

摘要： 提出了一个改进的MOSFET超低温阈值电压模型.MOS器件在超低温环境在会出现阈值电压偏移等特性,标准的BSIM模型不能准确表征MOSFET在超低温环境下的特性.该文在BSIM模型基础上,对MOSFET阈值电压随温度变化方程进行修正,采用Verilog-A语言进行描述,实现了模型在商用EDA工具中可用.模型采用超低温(77K)下90nm工艺MOSFET器件实测数据进行验证,测量和模型仿真所得阈值电压有很好吻合.

摘要： 分析了IGBT不同生产年代IGBT的阈值电压、不同规格IGBT的阈值电压对应的集电极电流、相同规格不同制造商IGBT阈值电压的离散性和集电极电流的不同.通过对上述参数的分析表明,IGBT需要离散性小的阈值电压、需要阈值电压下的低集电极电流,阈值电压离散性小、对应的集电极电流低的IGBT更加可靠.

摘要： 本文整理与详细介绍了目前学术界和产业界对AMOLED的补偿系统方法,对补偿产生原因以及补偿机理进说明.首先对AMOLED的三种驱动方式:电流源驱动、电压源驱动和反馈驱动进行展开介绍.对四类AMOLED亮度不均匀产生因子:阈值电压不均匀、阈值电压漂移、电阻压降和有机材料退化分别进行说明.对目前研究和运用的AMOLED补偿系统进行分类,结合产研结果对AMOLED设计进行总结.

摘要： 补偿薄膜场效应晶体管(TFT)的电学特性是提高电性差异补偿是提高主动矩阵式有机发光显示器(AMOLED)亮度均匀性的关键举措之一,在本论文中,可以高精度地获取每个像素的TFT的阈值电压和迁移率,通过这些高精度的TFT电学特性,提供了一种补偿方法可以显著地提高AMOLED的亮度均匀性.

摘要： 在低温多晶硅薄膜晶体管(LTPS TFT)工艺中,离子注入主要用于沟道掺杂及源漏极掺杂,其中沟道掺杂直接影响低温多晶硅薄膜晶体管的器件特性.本文主要研究了在不同离子注入剂量下,低温多晶硅薄膜晶体管分别在负偏压应力(NBS)及正偏压应力(PBS)作用下阈值电压(Vth)的漂移情况.实验结果显示,随着沟道离子注入剂量的增加,TFT越容易开启,但是器件可靠性变差.

摘要： 本文直接利用离子注入机时AlGaN/GaN HEMT器件的栅下进行F离子的注入,成功实现了耗尽型阈值电压从-2.6v移动到Vth=1.9v的增强型HEMT器件,并且研究了注入剂量对阈值电压和峰值跨导的影响,研究发现随着注入剂量的不断增加,阈值电压不断的正向移动,但并不呈现线性关系,同时漏电流不断下降,并且在退火后电流无法恢复.

摘要： 提出了一种可以快速侦测OLED面板中TFT相对Vth的方法.该方法通过数次重复侦测动作,不断迭代修正每次侦测条件,可准确获得各TFT之间的相对Vth.据此进行外部补偿,可以在保证像素开口率的前提下,大幅提升面板的均匀性.该方法具有快速,准确,像素电路简单等优点,补偿效果显著.

摘要： 提出了一种可以快速侦测OLED面板中TFT相对Vth的方法.该方法通过数次重复侦测动作,不断迭代修正每次侦测条件,可准确获得各TFT之间的相对Vth.据此进行外部补偿,可以在保证像素开口率的前提下,大幅提升面板的均匀性.该方法具有快速,准确,像素电路简单等优点,补偿效果显著.

摘要： 一种半导体结构，具体为pFET，其包括具有大于SiO2的介电常数的介电常数以及大于50％的Ge或Si含量的电介质材料，以及用于通过材料叠层设计而调节阈值/平带电压的至少一种其它手段。在本发明中考虑的其它手段包括例如利用在用于电荷固定的电介质上面的绝缘夹层和/或通过形成经设计的沟道区。本发明还涉及一种制造这样的CMOS结构的方法。

摘要： 本发明提供一种阈值电压漂移检测方法和阈值电压漂移检测装置。所述阈值电压漂移检测方法，应用于像素驱动电路，所述像素驱动电路分别与控制线、电压线和检测节点电连接；检测周期包括置位阶段和检测阶段；所述阈值电压漂移检测方法包括：在所述置位阶段，控制所述像素驱动电路包括的一晶体管处于偏置状态；在所述检测阶段，通过向所述控制线提供预定的控制电压信号，向所述电压线提供预定的电压信号，根据所述检测节点的电位判断该晶体管的阈值电压漂移状态。本发明可以直接进行偏压温度应力测试，并可以检测出所述像素驱动电路包括的晶体管的阈值电压漂移状态。

摘要： 本发明一种计算硅膜掺杂为高斯分布的体接电位的部分耗尽绝缘体上硅晶体管的二维阈值电压解析模型。考虑短沟效应的影响，采用分离变量的思想方法，将硅膜全耗尽并弱反型情况下耗尽区的电势分布函数分解为长沟器件电势分布函数与短沟器件电势分布函数的线性叠加。在边界条件制约下，通过求解硅膜耗尽区的泊松方程和拉普拉斯方程，得到电势分布函数的解析表达式。根据高斯定理求得栅氧化层两端的电压。并依据本发明对阈值电压的定义和电势分布函数模型，推导出硅膜掺杂为高斯分布的体接电位的部分耗尽绝缘体上硅晶体管的二维阈值电压解析模型。物理概念清晰，无需经验参数，计算精度高，提供了考虑短沟效应的PD‑SOI器件的阈值电压解析模型。

摘要： 本发明提供了高阈值电压功率MOS芯片、器件及提高阈值电压的方法。所述芯片包括由一个以上元胞构成的功率MOS芯片有源区、打线区，所述有源区包括源极、多晶硅栅、漏极，所述打线区包括分别用于源极、多晶硅栅进行打线的源极打线区、多晶硅栅打线区；其特征在于，进一步包括二极管区，所述二极管区包括第一齐纳二极管、第二齐纳二极管；第二齐纳二极管并联在多晶硅栅与源极之间，第一齐纳二极管与多晶硅栅串联。以及公开了基于所述芯片所封装形成的器件，以及提高功率MOS器件阈值电压的方法。本发明通过器件芯片布局设计使器件阈值得到提升，而且这些齐纳二极管可以使器件抗ESD能力得到大幅度提升。

摘要： 本申请涉及基于阈值电压漂移的温度相关斜率而管理所述阈值电压漂移。存储包含对应于一组裸片温度中的每一裸片温度的斜率值的数据结构，其中所述斜率值表示读取电压电平随存储器子系统的写到读延迟时间的改变。响应于读取命令，确定当前写到读延迟时间和当前裸片温度。使用所述数据结构来识别对应于所述当前裸片温度的所存储斜率值。至少部分地基于所述所存储斜率值和所述当前写到读延迟时间而确定经调整读取电压电平。使用所述经调整读取电压电平来执行所述读取命令。

摘要： 本发明提供一种阈值电压为负的开关器件的阈值电压测试方法及系统。本发明方法，包括：将阈值电压为负的开关器件作为被测试器件；将被测试器件的栅源之间通过外接电阻连接，漏栅端施加偏压，量测得到漏源电流与栅源电流的总电流；基于总电流与栅源间的外接电阻计算被测器件的栅源电压或直接量测；对漏源电流与栅源电流的和与栅源电压进行拟合，取指定的漏源电流对应的栅源电压即为阈值电压。本发明通过向被测器件的漏栅端施加偏压，使其在一瞬间为导通状态，和连接电阻动态平衡，形成半导通状态，通过电阻两端电压控制栅源电压，从而控制漏源电流，形成动态平衡，通过不断切换电阻阻值，得出多组栅源电压和漏源电流进行拟合，从而得到阈值电压。

摘要： 本发明实施例公开了一种阈值电压调整装置和阈值电压调整方法，涉及存储器技术领域。阈值电压调整装置，包括：测试单元，用于根据地址信息提供读操作控制信号给存算一体电路，以读取待调整阈值电压的多个存储单元的输出电流值，并且计算得到输出电流值与目标电流值之间的最小差值；查表单元，用于根据最小差值，通过算法查找操作电压值‑时间值表格以获得最佳的写操作电压值和写操作时间值；控制单元，用于根据地址信息、写操作电压值和写操作时间值提供写操作控制信号；存算一体电路，用于根据写操作控制信号，对待调整阈值电压的多个存储单元执行写操作，以实现该多个存储单元的阈值电压调整。减小了存储一体电路中存储单元的阈值电压偏差。

摘要： 本发明提供一种阈值电压漂移检测方法和阈值电压漂移检测装置。所述阈值电压漂移检测方法，应用于像素驱动电路，所述像素驱动电路分别与控制线、电压线和检测节点电连接；检测周期包括置位阶段和检测阶段；所述阈值电压漂移检测方法包括：在所述置位阶段，控制所述像素驱动电路包括的一晶体管处于偏置状态；在所述检测阶段，通过向所述控制线提供预定的控制电压信号，向所述电压线提供预定的电压信号，根据所述检测节点的电位判断该晶体管的阈值电压漂移状态。本发明可以直接进行偏压温度应力测试，并可以检测出所述像素驱动电路包括的晶体管的阈值电压漂移状态。

摘要： 本发明一种计算硅膜掺杂为高斯分布的体接电位的部分耗尽绝缘体上硅晶体管的二维阈值电压解析模型。考虑短沟效应的影响，采用分离变量的思想方法，将硅膜全耗尽并弱反型情况下耗尽区的电势分布函数分解为长沟器件电势分布函数与短沟器件电势分布函数的线性叠加。在边界条件制约下，通过求解硅膜耗尽区的泊松方程和拉普拉斯方程，得到电势分布函数的解析表达式。根据高斯定理求得栅氧化层两端的电压。并依据本发明对阈值电压的定义和电势分布函数模型，推导出硅膜掺杂为高斯分布的体接电位的部分耗尽绝缘体上硅晶体管的二维阈值电压解析模型。物理概念清晰，无需经验参数，计算精度高，提供了考虑短沟效应的PD-SOI器件的阈值电压解析模型。

摘要： 本发明提供了高阈值电压功率MOS芯片、器件及提高阈值电压的方法。所述芯片包括由一个以上元胞构成的功率MOS芯片有源区、打线区，所述有源区包括源极、多晶硅栅、漏极，所述打线区包括分别用于源极、多晶硅栅进行打线的源极打线区、多晶硅栅打线区；其特征在于，进一步包括二极管区，所述二极管区包括第一齐纳二极管、第二齐纳二极管；第二齐纳二极管并联在多晶硅栅与源极之间，第一齐纳二极管与多晶硅栅串联。以及公开了基于所述芯片所封装形成的器件，以及提高功率MOS器件阈值电压的方法。本发明通过器件芯片布局设计使器件阈值得到提升，而且这些齐纳二极管可以使器件抗ESD能力得到大幅度提升。