软错误

摘要： 探讨了工艺差异对组合电路软错误评估的影响,研究了工艺差异对通用高效率三模冗余(general efficiency triple modular redundancy,GE-TMR)与门尺寸调整(gate-sizing,GS)加固方法的加固特征表现的影响。将GE-TMR和GS加固方法应用于28 nm工艺和65 nm工艺的组合电路,详细分析和比较了2种加固方法在软错误率、面积和延时3个指标的特征表现。研究结果表明:表决单元的面积和软错误率是制约GE-TMR加固方法加固效果的关键因素;在不考虑表决单元面积的前提下,28 nm工艺电路中,采用GE-TMR加固方法在面积代价大于1.5时,软错误优化能力强于GS加固方法,而在65 nm工艺电路中,该面积代价阈值是1;无论何种工艺,GS加固方法在电路延时表现上都优于GE-TMR加固方法。

摘要： 本文提出了一种时间冗余的网络接口容错方法,使用记录表对每个请求数据包进行记录,并在奇偶校验检错模块检测到错误时进行快速重传,以保障网络接口的可靠性。本文对i.MX 28评估套件的网络接口进行了故障源分析,运用本文提出的方法设计了网络接口的容错方法,通过模拟网络接口故障注入实验对所提出的方法进行评估。实验结果表明,该容错方法降低了软错误导致的网络接口失效率,可以在较小的开销下提高网络接口的可靠性。

摘要： 本文提出了一种基于任务级冗余的I/O接口容错方案。本方法利用操作系统中任务级冗余技术,在不干扰微控制器其他模块的情况下保护I/O接口。由于其在驱动程序层执行,因此对用户应用程序是透明的。本文对TMS570LS3137的I/O接口进行了故障源分析,运用本文提出的方法设计了I/O接口的容错方案,将该方法应用于搭载了SylixOS操作系统的微控制器中,通过模拟I/O接口故障注入实验对所提出的方案进行评估。实验结果表明,所提出的方案具有较高的检测率和较低的时空开销。

摘要： 微机继电保护装置中大量使用各种芯片及存储器件,器件失效将影响电力系统的稳定运行.结合一起由于单粒子翻转引起的保护装置动作行为,分析了保护装置的动作原因,提出了在微机继电保护装置中存在的单粒子翻转的问题.对单粒子翻转的机制、特点及影响进行分析,并从芯片选型、硬件架构、软件架构等方面提出一整套完善的方案.在继电保护装置设计中应用所提出的方案可有效减少单粒子翻转对继电保护装置的影响,对于继电保护装置和电力系统的稳定安全运行具有重要的意义.

摘要： 随着集成电路工艺不断改进,电荷共享效应诱发的单粒子多点翻转已经成为影响芯片可靠性的重要因素.为此提出一种有效容忍单粒子多点翻转的加固锁存器:低功耗多点翻转加固锁存器(low power multiple node upset hardened latch,LPMNUHL).该锁存器基于单点翻转自恢复的双联互锁存储单元(dual interlocked storage cell,DICE),构建三模冗余容错机制,输出端级联"三中取二"表决器,可以有效地容忍单粒子多点翻转,表决输出正确逻辑值,不会出现高阻态,可以有效地屏蔽电路内部节点的软错误.该锁存器能够100％容忍三点翻转,四点翻转的容忍率高达90.30％.通过运用高速传输路径、时钟选通技术和钟控表决器,该锁存器有效地降低了功耗.32 nm工艺下SPICE仿真表明,与加固性能最好的三点翻转加固锁存器综合比较,LPMNUHL的延迟平均降低了40.16％,功耗平均降低了44.96％,功耗延迟积平均降低了65.40％,面积平均降低了34.60％,并且对电压/温度波动不敏感.

摘要： 继电保护装置用到的存储器类型包括非易失性存储器和随机存取存储器2种.这2种存储器的异常变位(单粒子效应)将导致继电保护装置的关键数据丢失、程序运行异常、整机功能失效和误动.文中针对随机存取存储器异常变位,设计了实时内存变位监控及变位恢复机制,避免了异常变位造成继电保护装置功能失效的问题;针对非易失性存储器异常变位,设计了冗余加固的文件存储方法,消除了异常变位对继电保护装置的影响.文中所提设计方法通过中子散列试验得到了实际验证,已应用于超高压继电保护装置并挂网运行,方案切实有效.

摘要： 基于中国散裂中子源BL09终端提供的宽能谱中子束流,开展智能手机大气中子单粒子效应试验研究.发现死机、内存清空和音频波形失真等故障现象,源于中子在7 nm FinFET工艺CPU、DRAM和Flash芯片中引起的单粒子效应.计算由高能中子和热中子产生的各种故障类型的FIT值,发现高能中子产生的错误率较热中子高5～9倍.观测到录音波形出现幅度整体下降、时间维度的前后移位和局部波形失真等异常现象.试验结果表明,大气中子单粒子效应对地面数以亿计的消费电子产品有显著的影响,必须在产品设计时进行加固处理.

摘要： 单粒子效应(SEE)是诱发航天器故障最重要的空间环境因素之一,其与充放电效应(SESD)诱发故障的宏观表象相像,但具体影响细节及防护设计又不尽相同,导致工程上将大量可能由SESD诱发的航天器故障简单归零为SEE并进行改进设计,但复飞后的航天器在轨故障依然不断.截至目前,鲜有综合比对研究以揭示这2种效应诱发星用器件错误和导致电子设备故障的异同.文章首先通过大量在轨实例表明二者触发的航天器故障有很强关联,之后对引起2种效应混淆的可能原因进行剖析,并介绍中国科学院国家空间科学中心通过地面模拟实验,针对JK触发器、运算放大器、静态随机存储器(SRAM)初步研究的SEE和SESD诱发软错误的异同表象和作用机制,为进一步发展准确甄别与应对有关在轨故障的技术方法提供参考.

摘要： 由于芯片集成度的提高,软错误在现代计算机系统中变得越来越普遍.这些故障对高性能微处理器中的存储器和硬件设备的可靠性造成了重大挑战.设计一种基于PIN的工具来模拟软错误,可以在机器代码级实现硬件故障注入.故障注入器基于二进制插装,支持准确和低成本的故障注入.在典型的应用程序中进行了示范应用,通过模拟位翻转来分析程序对软错误的响应情况,根据实验结果分析了软错误对程序性能和精度的影响.研究表明,该程序对软错误反应明显,该注入器为未来的故障注入研究提供了一种有效的方法和手段.

摘要： 在太空辐射环境中,计算机系统中的硬件部分如寄存器和存储设备中存储的数据会因单粒子效应而发生改变,可能导致程序正常执行但输出结果不正确,引发数据流错误.针对在程序级数据流错误的检测率不高并且开销大的问题,面向程序级代码,本文提出了一种基于深度学习的数据流错误检测方法DEDDL,可智能识别关键变量.进一步针对分析结果,提出了数据流错误检测算法DAIA,可自动添加具有复算冗余和有检测功能的语句,实时检测程序的数据流错误.实验结果表明,本文提出的方法,在取得较高错误检测率的同时,相对于已有的数据流错误检测算法拥有较低的时空开销;并具有独立于具体编译器,便于实施,快速部署等优点.

摘要： 随着工艺尺寸的缩减,软错误问题日益突出,给抗辐照芯片设计带来巨大挑战.同时,空间辐射粒子轰击电路时电荷共享效应越发显著,当位置相邻且电路相连的单元在一定条件下发生电荷共享时会产生脉冲窄化效应.组合电路中发生的脉冲窄化效应可以在一定程度上减小单粒子瞬态产生的脉冲宽度,脉冲窄化效应与电路版图结构密切相关.本文提出了一种基于电荷共享效应的组合电路软错误优化布局方法,通过增加电路中quenching单元对数量来增加电路发生脉冲窄化效应的概率.在此基础上,本文同时实现了一个组合电路软错误优化布局及评估平台,该平台可独立使用,也可以嵌入到商用工具中,自动化的完成布局及软错误评估.模拟结果表明,该方法可以减少14％-26％的软错误.

摘要： 由软错误引起的计算可靠性问题,已经在安全关键系统中越来越多的被考虑到.由于寄存器文件被访问的非常频繁而且在其中发生的错误会迅速地传播到其他组件,所以寄存器文件是影响系统可靠性重要的因素.然而,现存的保护技术通常会导致显著的功率代价和性能下降.本文提出了一种轻量级的软件实现方法来减少寄存器文件中的软错误.基于对许多狭窄数据宽度的寄存器的值得观察,发现其中很大一部分空间的寄存器数据是未被使用的,因此,屏蔽操作被插入来清除这些寄存器空间中可能出现的错误,从而缩小寄存器文件的错误窗口.为了提升效率,每个屏蔽范围内的效率都被算出,而且覆盖屏蔽分析可以在不牺牲错误覆盖率的情况下去除不必要的屏蔽.根据用户定义的开销约束,可以自动选择最划算的屏蔽操作.几个基准测试实验结果表明,程序的可靠性都得到平均16.8％的改善,而且只增加了3.3％的性能开销.

摘要： 集成电路进入到纳米时代,微处理器的软错误问题越来越严重.地面应用的商用微处理器难以像工作在恶劣环境中的系统那样采取激进的保护措施,需要在性能,功耗和可靠性之间取得平衡.新出现的3D集成电路具有芯片间屏蔽效应,能够降低内层电路的软错误率.本文分析了微处理器软错误率,基于3D集成技术,将微处理器的不同功能部件放置在受软错误影响较小的内层电路,以此来降低芯片整体的软错误率;通过量化分析可知,对于四种基于存储电路的功能部件,软错误率最大下降程度为41％.实验分析表明,该方法在最大限度利用现有设计资源的前提下提高了芯片的抗软错误能力.

摘要： 针对纳米级工艺下瞬态故障引发的软错误可能造成电路失效这一问题,提出一种容软错误的流水线电路加固方案.该方案面向软错误的主要诱因--单事件翻转(single event upset,SEU),利用新型的容错结构锁存器(radiation hardened by design Iatch,RHBDL),构造高可靠性的触发器RHBD-DFF,对电路中原始时序单元进行加固,同时对流水线电路进行了软错率理论分析.考虑到加固所带来的附加开销,采取选择性加固的策略,对电路中的关键时序单元进行加固.实验结果表明,基于开销限制前提的选择性加固,能够达到以低开销代价换取高容错性能的目的.

摘要： 微型化、降耗和降低噪声容限等技术在提高现代微处理器性能、降低能耗上做出了很大的贡献.但同时这些特征也使得微处理器在遇到软错误时容易导致数据被破坏,甚至使得系统崩溃.通过硬件加固的办法固然可以减少这种瞬时错误的发生,但是其代价较高,需要冗余的硬件模块和专门的设备.而通过数据复制和时间冗余方式来实现错误的检测和恢复则避免了硬件冗余,但额外的性能开销难以让人满意.本文提出了一种基于软件标签的软错误检测和恢复技术SEDRSS来检测程序运行过程中出现的软错误,并基于前期正确的计算结果实现向前恢复,该方法克服了以往恢复中的重做和回退,相比以往的技术指令的冗余数量和错误恢复产生的额外开销都有所减少.

摘要： 本文提出了一种面向空间路由器转发表抗辐照的设计方法.该方法利用复合泊松模型和TCAM编码特点,对存储单元软错误失效概率进行建模,计算出失效概率随时间变化曲线,根据曲线计算刷新周期.通过该方法,可以避免刷新频率过高而引起的路由查找效率过低.同时,该设计方法把ECC电路作用在RAM中,TCAM不含ECC电路,转发表结构简单.

摘要： 提出一种可以处理软错误的资源网络接口结构．在资源网接口中增加编码电路以产生校验位和解码电路以纠正一位软错误．与其他NOC的资源网络接口设计相比，具有可靠性高、硬件开销低等特点．实验结果显示，设计通过了功能仿真，具有较小的硬件开销．

摘要： 为了提高自恢复控制器特别是其令牌寄存器对软错误的容忍能力，本文提出了基于双模冗余令牌的DMR—Token 自恢复结构。该结构对令牌寄存器进行了双模冗余加固，当状态寄存器发生软错误时可以通过自恢复机制实现容错，而当令牌寄存器发生软错误时可以由C—element利用两个备份寄存器内容的不一致性阻塞软错误对输出的影响。对IWLS’93中部分电路进行的HSPICE仿真和DC综合等实验表明，DMR—Token结构解决了Bypass Pipeline自恢复结构无法容忍令牌寄存器软错误的问题，而硬件开销只增加不到3％。

摘要： 随着CMOS工艺的不断进步，单个芯片上集成的晶体管数目越来越多，使得由高能粒子辐射产生的软错误已经成为影响处理器可靠性的重要因素。量化分析软错误对不同结构的影响，已成为指导选择容错方法，提高处理器可靠性的重要措施。本文在对已有方法分析的基础上，提出了一种基于占用率的在线体系结构脆弱因子计算方法，实验结果表明，该方法能有效地计算处理器中不同结构的体系结构脆弱因子。

摘要： 单粒子瞬变(SET)现象对高性能计算的影响日益严重,本文对高性能微处理器中锁相环(PLL)的RHBD(Radiation-Hardened-By-Design)加固方法进行了分析和总结,从系统级和电路级两个方面对PLL的SET加固方法进行了分类研究。分析结果表明,设计加固方法可以在较高的层次上考虑加固问题,降低了工艺依赖性,可以有效地提高PLL可靠性。

摘要： 本发明提供一种错误纠正码编码器、错误纠正码解码器、交织/去交织方法及软入软出解码方法。错误纠正码编码器包含第一编码器、交织器、以及第二编码器。第一编码器用于编码多个输入信息位以产生多个第一奇偶校验位；交织器用于交织多个输入信息位以产生多个置换信息位；以及第二编码器用于编码多个置换信息位以产生多个第二奇偶校验位。上述错误纠正码编码器、错误纠正码解码器、交织/去交织方法及软入软出解码方法能够提供较高的编码/解码性能。

摘要： 在半导体器件中的软错误检查方法中，通过具有如下特征的软错误检查方法来解决上述课题，具有：对上述半导体器件照射激光或者电子束并进行扫描的工序；以及对上述半导体器件的被照射上述激光或者上述电子束的每个区域测定位反转的时间并存储的工序。

摘要： 本发明提供了一种基于错误快速定位的FPGA软错误刷新方法，包括如下步骤：步骤S1，识别电路设计中软错误高敏感的部分；步骤S2，对软错误高敏感的部分进行备份，并获取比较器输出与发生软错误配置存储器之间的位置信息对应关系，即进行软错误定位；步骤S3，在FPGA上存储获取的位置信息对应关系，在实际电路运行时利用刷新器硬件解析比较器输出，获得发生软错误配置存储器的位置信息，从而进行错误的准确定位和刷新。同时提供了一种刷新器。采取的随机故障注入结果显示，对所有电路进行保护的情况下，本发明平均有16％的软错误缓解性能提升，平均缩短了45％的电路平均错误检测时间，实现了对电路软错误的有效保护。

摘要： 在半导体器件中的软错误检查方法中，通过具有如下特征的软错误检查方法来解决上述课题，具有：对上述半导体器件照射激光或者电子束并进行扫描的工序；以及对上述半导体器件的被照射上述激光或者上述电子束的每个区域测定位反转的时间并存储的工序。

摘要： 本发明提供了一种基于错误快速定位的FPGA软错误刷新方法，包括如下步骤：步骤S1，识别电路设计中软错误高敏感的部分；步骤S2，对软错误高敏感的部分进行备份，并获取比较器输出与发生软错误配置存储器之间的位置信息对应关系，即进行软错误定位；步骤S3，在FPGA上存储获取的位置信息对应关系，在实际电路运行时利用刷新器硬件解析比较器输出，获得发生软错误配置存储器的位置信息，从而进行错误的准确定位和刷新。同时提供了一种刷新器。采取的随机故障注入结果显示，对所有电路进行保护的情况下，本发明平均有16％的软错误缓解性能提升，平均缩短了45％的电路平均错误检测时间，实现了对电路软错误的有效保护。

摘要： 一种数据读取方法及装置、数据写入方法及装置、软错误处理系统。该数据读取方法包括：利用错误校验方法，对从存储阵列的n行中的目标行读取的数据的m位进行第一校验，得到第一校验结果；响应于第一校验结果指示不能完全校正目标行出现的错误，确定目标行所属的目标行组；利用奇偶校验方法，对从存储阵列的目标行组中读取的m列中每一列的数据进行第二校验，得到奇偶校验结果；结合第一校验结果和奇偶校验结果，得到目标行对应的第二校验结果；将第二校验结果作为读取结果。该数据读取方法能够以较小的硬件开销和延时开销，及时校正数据存储器中出现的多位软错误。

摘要： 本发明提供一种抗软错误的锁存器，由四对反相器的NMOS和PMOS管的栅极相互连接构成互锁环路、四个传输门、一个双输入穆勒C单元构成。当时钟信号CLK为高电平时，传输门开启，当任意存储节点发生错误翻转时，错误信号不被储存。双输入穆勒C单元关闭，防止输出受到影响的同时减小动态功耗。当时钟信号CLK为低电平时，锁存器处于锁存模式，第一至第三传输门关闭，第四传输门开启，节点S2和和S4作为双输入穆勒C单元的输入，到达输出端，数据持续稳定地从所述输出端传出。本发明通过特殊的内部存储节点反馈结构，使锁存器具有抗单粒子翻转的能力，通过使用高速传输门技术，具有非常低的延时，在保证优秀的抗单粒子能力的同时，电路性能大幅提升。

摘要： 一种数据读取方法及装置、数据写入方法及装置、软错误处理系统。该数据读取方法包括：利用错误校验方法，对从存储阵列的n行中的目标行读取的数据的m位进行第一校验，得到第一校验结果；响应于第一校验结果指示不能完全校正目标行出现的错误，利用奇偶校验方法，对从存储阵列中读取的m列中每一列的数据进行第二校验，得到奇偶校验结果；结合第一校验结果和奇偶校验结果，得到目标行对应的第二校验结果；将第二校验结果作为读取结果。该数据读取方法能够以较小的硬件开销和延时开销，及时校正数据存储器中出现的多位软错误，该数据读取方法所能校正的校正位的数量大于错误校验方法能够校正的最大错误校正位数。

摘要： 本申请涉及一种电子器件软错误率评估方法、装置、计算机设备、存储介质和计算机程序产品。所述方法包括：获取电子器件的封装材料释放的粒子的通量‑能量谱；对所述电子器件进行反向分析，确定电子器件的有源区至所述封装材料之间的介质属性信息；根据通量‑能量谱以及介质属性信息，确定电子器件在有源区的粒子通量‑有效线性能量转移值谱；获取对电子器件进行辐照试验获得的电子器件的单粒子效应截面值‑有效线性能量转移值谱；对粒子通量‑有效线性能量转移值谱和单粒子效应截面值‑有效线性能量转移值谱进行运算，确定电子器件的软错误率。采用本方法能够提高电子器件软错误率的评估精度。

摘要： 本发明公开了一种面向软错误的智能系统可靠性分析方法及装置。方法包括：将智能系统划分为不同的功能模块；对功能模块建立面向软错误的可靠性模型FMRM；将可靠性模型转换成评估模型，计算功能模块的可靠性；根据不同功能模块的失效率，获取描述模块间失效率相关性的联合函数；根据功能模块的可靠性概率以及联合函数，建立智能系统整体的概率拓扑关系，建立整体可靠性评估模型MIR‑BN，通过概率推理，获取智能系统整体的可靠性结果；根据反向推理，识别智能系统中的可靠性关键模块。本发明的方法采用分级的方式，对智能系统的可靠性进行分析与评估，模型层次清晰，具有可扩展性，不仅能够进行定性分析，还能进行定量分析，进而提高了可靠性分析与评估的准确性。