软核处理器

摘要： 为了能够精准确定由无效磨损行为导致的锥颈面磨损位置及磨损程度,提出并设计了基于可变载荷的锥颈面磨损检测系统。以时钟配置电路作为底层电子输出元件,同时连接数据链路层主机与软核检测处理器,实现检测系统的硬件执行环境搭建。在此基础上,配置媒介工作模式,借助已成型的PHY初始化检测程序,控制GigEVision检测协议的执行状态,实现系统的软件执行环境搭建,再结合相关硬件设备结构,完成基于可变载荷的锥颈面磨损检测系统设计。对比实验结果表明,与常规FPGA型磨损检测系统相比,基于可变载荷的锥颈面磨损检测系统的UTI与STI指标数值水平更高,能够有效确定锥颈面的无效磨损行为,从而实现对锥颈面磨损位置及磨损程度的精准确定。

摘要： 为了实现红外自动调焦系统的电路小型化,降低红外图像处理单元和电机控制单元的通讯开销,利用现场可编程门阵列(FPGA)的可编程片上系统(SOPC)技术设计了Microblaze双软核处理器架构,在一片FPGA上实现红外图像清晰度评价函数的计算与电机控制的协同工作,并利用xps mail-box和xps mutex进行软核间信息交互;同时,采用优化的自动调焦方法,满足了红外自动调焦系统的实时性和准确性要求.

摘要： 为达到产品小型化要求,降低开发难度,采用Xilinx公司最新7系列内置Microblaze软核的FPGA芯片以实现数据采集.通过在惯测数据采集上应用的实际项目,详细说明了该类FPGA芯片的Microblaze软核开发流程,包括应用系统的硬件架构设计、在最新Vivado开发环境下的软核硬件平台的设计、整体软件的设计等.经过测试和对比,实验的结果充分说明Microblaze 软核能够代替同类CPU芯片实现惯测产品的数据采集及处理,并具有其灵活高效的特性,在相近的应用场合中展现出独特的优势.

摘要： 针对POS/以太网接口相互转换的需求,设计了一种基于FPGA和可编程片上系统(SOPC)的POS/以太网接口转换模块,详细论述了模块的组成、SOPC系统设计、外围接口电路设计、软件设计及关键技术.SOPC技术的应用极大提高了模块的集成度,简化了硬件接口,且易于扩展.设计完成后,对模块的性能进行了测试,实测结果表明,基于FPGA的硬转换效率高,且时延小,具备较强的工程应用价值,目前该模块已申请国家专利并获得授权.

摘要： 本文设计了一种基于FPGA的轨道目标定位系统,利用Xilinx公司FPGA芯片中的内容可寻址存储器(CAM)IP核和MicroBlaze软核处理器进行系统搭建,同时以在轨目标的三维坐标为待处理数据,设计了轨道目标的筛选算法,通过实际验证及结果分析,验证了设计的可行性.

摘要： 针对目前MEMS加速度计信号处理系统在应用中满足小型化的需求,设计出了基于Microblaze的MEMS加速度计信号处理系统.采用FPGA作为硬件基础,嵌入软核CPU,扩展ADC、温度传感器、EEPROM、UART等外设接口.设计出了数字滤波器的原型,并通过递推算法在片内实现其功能.根据实测的加速度计温度曲线,通过多项式数据拟合的方法得出了零g下加速度计零偏关于温度的函数.实验结果表明,所设计的信号处理系统能准确采集加速度信息并传送给上位机,同时在启动温度补偿算法以后,加速度计的温漂得到了一定的改善,满足了加速度计系统实现高度集成化的需求.

摘要： 提出了一种基于硬件加速的NIOS-Ⅱ Turbo解码器的实现.该方案首先构建了由两个并行级联的RSC编码器组成的编码器和由两个相同的SOVA解码器组成的解码器所构成的Matlab原型,仿真结果表明解码器中误码率在每次迭代中都有下降(下降至10-4),除了低信噪比情况(低于-5dB).然后,描述并比较了两种基于FPGA实现的解码器.第一种是由一个运行在NIOS Ⅱ快速型软核处理器的软件实现,第二种是在第一种方案中加入了硬件加速器.从硬件解码过程加速实施的结果来看,BER大致和软件解码实现相同,但执行时间减少了25％～34％,当解码迭代的次数增加1至20时,与软件解码实现相比,硬件加速的方法对资源的需求增加了10％～16％.

摘要： 应用MC8051软核处理器,在FPGA上设计实现了基于软核的辐射计的科学数据采集,并通过1553B总线将数据传送到地面接收的采集系统.该方案在Xilinx公司FPGA芯片XC2V3000上得到了验证,满足航天星载微波辐射计多通道高分辨率的要求.

摘要： The MicroBlaze microprocessor was configured according to the requirement analysis. The interface was studied be-tween microprocessor and peripheral circuits in the platform of FPGA(Field Programmable Gate Array). The data between FPGA and the module of acceleration acquisition was transmitted and controlled by the serial bus of I2C which was simulated by the lan-guage of C. At the same time,the data between FPGA and the module of audio acquisition was transmitted by the serial bus of SPI. And the interaction of human-computer was implemented by the module of LCD. At last,the data of the three-axis acceleration was acquisited in real time,and the result did correspond with our preliminary design.%在FPGA开发平台上,根据需求分析来配置MicroBlaze微处理器,并对微处理器与外围电路的接口进行了研究.使用C语言模拟串行总线I2C,来完成FPGA与加速度之间的数据传输和控制；同时模拟串行总线SPI,来完成FPGA与语音模块之间的数据通信；并通过点阵图形液晶显示模块实现人机交互.最后经过实验测试证明三轴加速度数据的实时采集和处理效果良好.

摘要： Based on SOPC technology designs a integrated application system,achieves the collection and the show of the key- value data,and sends the collected data to the Host Computer through the serial port. And also can receive the data from the Host Computer, control the relevant diode and show the received date on the digitsl tube. The System hardware consists of FPGA and the external circuit, takes the excellent property Nios II soft core processor.The software applies the C-Language Programme under the integrated software development tool of the Altera company-Nios II IDE. The system is reliable and has some reference value in the practical application of design.%基于SOPC技术设计了一个综合应用系统：实现了键值数据采集、显示，并将采集到的数据通过串口送给上位机；也可以接收上位机送来的数据，控制点亮相应的二极管且将接收到的数据显示在数码管上。系统硬件由FPGA及外围电路组成，采用了性能优良的NiosII软核处理器；软件在Ahera公司的软件集成开发工具NiosIIIDE下应用C语言编程。该系统工作可靠，在实际的应用设计中有一定的参考价值。

摘要： Altera公司的NiosⅡ软核处理器以其性价比高、用户配置灵活、开发周期短等特点在嵌入式领域得到了广泛的应用。uClinux是一种优秀的嵌入式Linux版本,它秉承了标准Linux的优良特性,经过各方面的小型化改造,形成了一个高度优化的、代码紧凑的嵌入式Linux。本文研究并实现了基于NiosⅡ软核处理器上uClinux操作系统的移植。

摘要： 本文介绍了以ENC28J60作为网络设备的嵌入式系统以太网通信功能的实现方法.该系统基于NiosⅡ的软核处理器,运行μC/OS-Ⅱ开源实时操作系统,加载LwIP网络协议栈.本文研究了ENC28J60硬件的初始化、数据包收发的软件编程算法,重点分析了LwIP的网络接口驱动层设计,详细介绍了如何在LwIP下开发网络驱动程序,完成LwIP协议栈在ENC28J60芯片上的移植.最后,对系统的通信性能进行了验证.

摘要： 设计一种基于SOPC的手持式电能表现场校验仪。该现场校验仪用NIOS-II软核处理器作为核心控制器实现数据的高速运算、处理并显示;使用数字锁相倍频技术,对三相电压、三相电流进行同步采样;采用捕获脉冲计数比较的校验算法实现了对电能表的准确校验。给出了校验算法、系统原理图和主要的软件流程图。实验表明该仪器精度优于0.1级。

摘要： Nios Ⅱ是一款ALTERA公司自主知识产权的、具备FPGA和结构化ASIC设计的业界标准的软核处理器。在Nios Ⅱ嵌入式系统设计中，浮点数的运算十分耗时，利用Nios Ⅱ处理器支持定制指令的功能，运用硬件描述语言设．计了浮点数的加减乘除运算的指令模块，使定制指令后的Nios Ⅱ系统具有快速硬件浮点数运算的功能和特点，增强了Nios Ⅱ的运算和处理能力。

摘要： 随着世界电子行业和通信技术的发展,SPI作为一种便捷的串行外围设备接口,在越来越多的芯片中被采用。FPGA由于具有结构灵活、可编程和并行处理等特点,在通信、医疗设备、电子等行业有着广泛的应刚。NiSoⅡ系列软核处理器是Altera公司的第二代FPGA嵌入式处理器,其性能超过200DMIPs。本文介绍了基于NisoⅡ中SPI核的工作原理,并在实践操作中实现了DE2开发板与我们自行设计模拟板之间的SPI接口通信。

摘要： 本文分析基于XC3S500E的探鱼器系统结构，并重点介绍了VHDL语言和8位软核处理器PicoBlaze在系统中的应用。用FPGA处理探鱼器系统的超声波信号，完全展示了FPGA的运行速度快、内部资源丰富的优势，能够显著提高计时精度.随样机现场试验表明，系统可靠性高，试验结果达到了预期的设计要求。该探鱼器使用简单，可扩展性强，维护也极为方便，具有广泛的应用价值。

摘要： 论述了一种快速实现嵌入式系统网络接口的方法，将uC/OS-Ⅱ操作系统移植到NiosⅡ软核处理器内，并嵌入LWIP协议栈，以RTL8201BL芯片和FPGA为硬件平台。与传统的设计方案相比，本系统采用软硬件协同设计的方法，增加了系统的灵活性和可扩展性，能满足嵌入式系统网络互联的需求。

摘要： 设计了一种基于Altera的SOPC Builder的软核处理器NiosⅡ实现电缆多天线组合探测接收系统;提出了一种基于电磁法原理的多线圈的电缆探测仪接收机的设计方案,并且运用电磁场理论,从功能上对接收机的多天线组合探测原理进行了模型建立和定量的分析.经实验论证,该系统结构紧凑,可控性强,可用于高性能电缆探测和故障诊断等场合.

摘要： 在分析Nios Ⅱ和μClinux的特性的基础上，分析比较了将μClinux移植到Nios Ⅱ软核处理器上的两种方案，并成功在ALTERA DE2开发板上建立了完整的基于μClinux的嵌入式开发平台。

摘要： 本发明设计数字信号处理技术领域，本发明提出一种FFT处理器IP核使用的改良‑2^6算法，将基‑2k FFT算法的k值提升到6，用于降低硬件设计复杂度，达到减少其硬件实现时硬件成本消耗的目的。同时，本发明所设计的IP核采用CSD常数乘法器替代布斯乘法器完成除旋转因子W2048外所有旋转因子的复数乘法运算。在基于QUARTUS PRIME开发平台的仿真结果显示，对比已有的2048点FFT处理器设计方案，能够更加有效的控制硬件成本。

摘要： 一种可配置微处理器，其将多个小核组合为单微处理器核以处理高计算强度的工作负载。该处理首先在多个小核中选择两个或更多个小核。该处理组合两个或更多个小核资源以形成组合资源，其中，每个组合资源包括更大量的、每个单独的小核可利用的资源。然后，通过将组合资源分配给单微处理器核来从两个或更多个小核形成单微处理器核，其中组合资源专用于单微处理器核，并且其中单微处理器核利用组合资源来处理指令。

摘要： 一种可配置微处理器，其通过将单处理器核划分为两个较小的小核来处理低计算强度工作量。该处理对单微处理器核的资源进行划分以形成多个小核，并将一组分区资源分配给每个小核。每组分区资源专用于一个小核，以使得每个小核独立于多个小核中的其他小核而运作。该处理还通过组合小核资源以形成单微处理器核来将多个小核组合成单微处理器核。组合的资源供给单微处理器核。

摘要： 本发明公开了一种适用于Xilinx软核处理器的中断通用处理方法，具体为按照中断源的优先级顺序排列生成中断向量数组，然后设置中断掩码数组和中断确认数组，在收到中断请求信号后，根据发出请求中断的序号，确定对应的中断掩码数组元素、中断确认数组元素和中断向量数组元素；从而将确定的数组元素写入IER中断使能寄存器和IAR中断确认寄存器，屏蔽低优先级中断，开放高优先级中断，确认唯一中断触发。本发明方法易操作，适用于固定优先级系统，通过简单指令代码对数组操作即可捕捉中断请求信号，并确定中断优先级，纵向定位三个数组的对应元素，实现中断抢占与嵌套以及中断服务。

摘要： 本发明公开了一种使用软核处理器的MDI‑QKD编码系统及方法。利用FPGA内的软核处理器来产生MDI‑QKD编码过程中所需要的随机数，根据产生的随机数在FPGA内产生控制光电调制器中的数字控制信号，经射频放大器与数模转换器后，转化为模拟控制信号，送入到光电调制器中，完成MDI‑QKD中的编码。本发明与其他编码系统相比，使用FPGA内的软核处理器产生随机数，然后直接送入到FPGA内其他模块中产生控制信号，降低了从随机数产生到光电调制器控制信号产生延时，减小了器件的规模，便于MDI‑QKD编码系统的小型化、集成化。

摘要： 本发明公开了一种适用于Xilinx软核处理器的中断通用处理方法，具体为按照中断源的优先级顺序排列生成中断向量数组，然后设置中断掩码数组和中断确认数组，在收到中断请求信号后，根据发出请求中断的序号，确定对应的中断掩码数组元素、中断确认数组元素和中断向量数组元素；从而将确定的数组元素写入IER中断使能寄存器和IAR中断确认寄存器，屏蔽低优先级中断，开放高优先级中断，确认唯一中断触发。本发明方法易操作，适用于固定优先级系统，通过简单指令代码对数组操作即可捕捉中断请求信号，并确定中断优先级，纵向定位三个数组的对应元素，实现中断抢占与嵌套以及中断服务。

摘要： 本发明涉及电子信息领域，主要是提供一种接口扩展系统，特别涉及一种基于现场可编程门阵列和软核处理器内核的多通用异步收发器接口扩展系统。其采用NiosII软核处理器作为整个现场可编程门阵列的控制核心，通过控制8路UART控制器内核实现了8路UART接口，可以满足大量的串行接口设备的要求。

摘要： 本发明公开了一种FPGA系统中软核处理器的复位方法和系统，涉及FPGA技术领域。该方法包括：通过预设复位信号对FPGA系统中预设软核处理器进行复位，执行所述软核处理器的复位流程；控制目标软核处理器保持在复位状态；获取FPGA系统目标软核处理器程序运行环境所在存储器的预设地址和特定数据的预设长度中的原始值；将所述特定数据的原始值覆盖在所述存储器的预设地址中，并覆盖为预设长度；释放所述预设复位信号，暂停复位，复位结束。通过本发明当进行软核处理器复位时，保证了执行环境恢复至初始状态，将存储器中的特定数据已恢复为初始值，帮助软核处理器系统正常复位。

摘要： 本发明公开了一种使用软核处理器的MDI‑QKD编码系统及方法。利用FPGA内的软核处理器来产生MDI‑QKD编码过程中所需要的随机数，根据产生的随机数在FPGA内产生控制光电调制器中的数字控制信号，经射频放大器与数模转换器后，转化为模拟控制信号，送入到光电调制器中，完成MDI‑QKD中的编码。本发明与其他编码系统相比，使用FPGA内的软核处理器产生随机数，然后直接送入到FPGA内其他模块中产生控制信号，降低了从随机数产生到光电调制器控制信号产生延时，减小了器件的规模，便于MDI‑QKD编码系统的小型化、集成化。

摘要： 本实用新型公开了一种基于软核处理器的简易音乐播放器，包含：通过电路连接的主控制装置和发音装置；所述的主控制装置中集成有电路连接的：存储模块，控制模块以及接口模块；所述的控制模块分别通过电路与存储模块以及接口模块相连，所述的接口模块通过电路与发音装置相连。本实用新型大大提高系统集成度、可靠性以及可重配置性，降低硬件复杂度和成本。