可编程片上系统

摘要： “SOPC系统设计”是一门综合性和实践性非常强的课程,大部分学生课程完成度不理想。课程实践内容的设计需要在理论和实践中取得平衡,将前导课程知识串接,并锻炼学生工程化设计能力。本文以学生熟悉的信号测量装置为切入点,结合信号测量、FPGA和SOPC等相关知识,设计一个完整电子系统作为课程实践内容,提高学生的学习兴趣,培养学生运用综合知识的能力。

摘要： 基于可编程片上系统(SoPC)的异构架构,设计了便携式地沟油快速检测仪.以现场可编程逻辑门阵列(FP-GA)通过移植Cortex-M0软核,完成SoPC平台的构建;使用FPGA硬件资源,通过串并通行流水线设计思想对运算次序进行优化,设计了参数校准加速器和神经网络加速器并接入总线系统.验证测试表明:该装置可以高速准确地完成地沟油定性分析,并能区分油的种类,相较于传统的同类终端地沟油检测设备,检测时间缩短了89％;同时,引入加速器后的SoPC的数据处理速度超过Cortex-A9两倍.

摘要： 为了适应恶劣环境下现场可编程门阵列(FPGA)器件加载与调试的需求,近年来国内外日益关注赛灵思虚拟电缆(XVC)协议远程调试技术.国内外学者主要在XVC远程调试系统构建方面展开研究,但其远程加载的JTAG传输速率普遍低于传统JTAG线缆,在设计时也很少考虑到由XVC协议引起的JTAG比特率转换损失.主要对XVC协议性能优化进行研究,通过引入AXI-DMA引擎优化JTAG数据传输模型,提高JTAG转换效率.实验结果表明,根据优化后XVC协议构建的FPGA远程调试系统有与高速JTAG线缆相近的加载与调试性能.

摘要： 针对三容水箱系统大时滞、动态响应慢问题,研究了三容水箱系统的液位跟踪控制.采用模型预测控制策略,设计了三容水箱的液位跟踪控制器,并通过FPGA加以实现.控制器硬件和软件系统采用基于Nios Ⅱ嵌入式软核处理器的FPGA/SOPC方案,在基于FPGA和dSPACE的平台上,进行了实时联合仿真.实验结果表明,基于FPGA的模型预测控制器能够实现对三容水箱系统的液位跟踪控制.该实验可应用于自动控制、过程控制等相关课程教学,方便高效,具有较好的实验演示效果.

摘要： 为提高测量系统的精度、集成度和设计灵活性,设计了基于可编程片上系统(SOPC)的脉冲信号参数测量系统.系统通过采用等精度测频法实现对频率的测量,利用等效脉冲计数法完成对占空比和上升时间的精确测量,所设计的测量系统在硬件和软件上都可进行编程.经过测试和验证,设计的系统可实现对脉冲信号频率、占空比、幅值和上升时间的测量,测量结果具有较高的精度,其中时间测量精度可达1 ns.

摘要： 为节省FPGA(Field Programmable Gate Array)升级工作的时间和成本,设计了一种利用UART(Universal Asynchronous Receiver/Transmitter)替代传统JTAG(Joint Test Action Group)方式升级的FPGA程序方法,该设计主要由Xilinx FPGA、UART芯片、Flash芯片和串口连接线等组成.通过将MicroBlaze处理器、ICAP(Internal Configuration Access Port)、IP(Intellectual Property)核及UART控制模块等集成在FPGA芯片中实现可编程片上系统的搭建.同时采用MultiBoot双镜像技术,实现了即使在更新失败的情况下,依旧可加载备份镜像保证系统正常工作,以此保证设计的稳定性.实验结果表明,此设计可以替代传统FPGA升级方法,节省升级工作的时间和成本.本设计具有更新效率高、维护成本低、稳定性高等优点,且可用于FPGA远程更新.

摘要： 高校实验室各种实验设备的正常工作离不开电力,对实验室用电设备进行智能化监测和管理十分重要.针对负荷智能监测问题,在非侵入式负荷监测的基础上,利用SOPC技术设计了一个实验室负荷智能监测装置,建立相应的算法模型.采用Matlab仿真算法模型时,能够对数据验证集达到100％识别;监测装置实际调试时,也能对实际工作中5种用电器的31种组合达到100％识别.测试结果表明,监测装置在各种组合情况下都能准确、实时地识别电网中工作的用电器,验证了监测装置在算法设计和硬件实现上的可行性.

摘要： 为了能够向中小规模农业生产经营者提供深度定制的农业物联网技术,该研究研发了一种可用于农业设备信息化的智慧农业物联网终端节点.通过该终端节点将农业设备柔性接入物联网体系,并依托管理服务层App实现应用层App功能开发.系统硬件利用可编程片上系统的IP核重用技术实现对各种农业设备的接入,实现各农业场景中根据设备具体情况进行定制化应用.系统传输层采用LoRa广域网与蓝牙技术,支撑集中式与分布式农业管理服务体系.管理服务层App对底层节点设备操作与Android功能操作进行封装,实现应用层与底层功能结构的解耦,避免了应用层App开发时结构复杂、对底层功能结构变化适应性差、开发周期长等问题.实践应用结果表明,该农业物联网终端节点可有效实现对农业设备的接入,具有1500 VDC的电磁隔离能力;节点的LoRa无线数据通道在无严重降雨的天气中数据包传输成功率接近100％,蓝牙可支持周围3 m范围内的移动设备现场接入;管理服务层App可有效支撑应用层功能快速开发;在直连上位机模式下,应用层App到节点设备间的功能延时分别小于400与1700 ms,系统运行稳定,功能支撑可靠.该方法可为国内中小规模农业经营者的物联网信息化建设提供支持与参考.

摘要： 为了实现红外自动调焦系统的电路小型化,降低红外图像处理单元和电机控制单元的通讯开销,利用现场可编程门阵列(FPGA)的可编程片上系统(SOPC)技术设计了Microblaze双软核处理器架构,在一片FPGA上实现红外图像清晰度评价函数的计算与电机控制的协同工作,并利用xps mail-box和xps mutex进行软核间信息交互;同时,采用优化的自动调焦方法,满足了红外自动调焦系统的实时性和准确性要求.

摘要： 2014年获批广东省生物医学工程教学实验示范中心深圳大学生物医学工程教学实验中心成立于2009年,2014年获批广东省生物医学工程教学实验示范中心,经过多年重点建设,以"专业性、综合性、开放性"为建设目标,不断提升软硬件设施与实验教学环境,为广大学生提供了实践能力、创新能力培养的平台。中心承担学院本科生和硕士研究生的实验教学任务,开设主要实验课程有:微型计算机技术、嵌入式系统设计、DSP系统设计、医学数字信号处理、医学光电子学技术及应用、医学成像原理、医学超声技术、生物医学传感器及应用、可编程片上系统和嵌入式设计、工程实践等22门专业实验课程。每学年承担的实验人时数达到4万。

摘要： 本文基于现场可编程门阵列(Field Programmable Gate Array,FPGA)设计并实现了三容水箱系统的预测控制器.采用基于Nios II嵌入式软核处理器的FPGA/SOPC(system on pro-grammable chip,可编程片上系统)方案设计并构建了控制器的硬件系统以及软件系统;在基于FPGA和dSACE的平台上,进行了实时的联合仿真实验,实验结果表明基于FPGA的模型预测控制器能够实现对三容水箱系统的液位跟踪控制.

摘要： 系统可重构技术可以同时满足电子系统实时性和灵活性要求.通过对FPGA结构和重构方式的分析,说明可重配置FPGA器件是可重构系统的良好载体,并提出准动态重构的概念.根据现有应用,提出了基于FPGA的可重构系统面向中低端应用的通用微处理器+FPGA型和面向高端应用的处理器集成型即可编程片上系统两种基本结构模式,并对其应用加以展望.

摘要： 介绍了基于NiosⅡ的SOPC创新实践平台,将基于SOPC的嵌入式设计引入日常的实践课程教学,开发适合学员创新实践教学的SOPC试验项目,整个试验开发系统根据所实现的功能，可以分为两部分:硬件部分、软件试验测试部分。硬件部分包括核心芯片电路、电源电路、存储单元电路、输入输出接口单元电路、信号源单元电路、编程调试单元电路等;软件试验测试部分包括基础实验部分、综合设计试验部分和创新开发试验部分。

摘要： 介绍了基于NiosⅡ的SOPC创新实践平台,将基于SOPC的嵌入式设计引入日常的实践课程教学,开发适合学员创新实践教学的SOPC试验项目,整个试验开发系统根据所实现的功能，可以分为两部分:硬件部分、软件试验测试部分。硬件部分包括核心芯片电路、电源电路、存储单元电路、输入输出接口单元电路、信号源单元电路、编程调试单元电路等;软件试验测试部分包括基础实验部分、综合设计试验部分和创新开发试验部分。

摘要： 介绍了基于NiosⅡ的SOPC创新实践平台,将基于SOPC的嵌入式设计引入日常的实践课程教学,开发适合学员创新实践教学的SOPC试验项目,整个试验开发系统根据所实现的功能，可以分为两部分:硬件部分、软件试验测试部分。硬件部分包括核心芯片电路、电源电路、存储单元电路、输入输出接口单元电路、信号源单元电路、编程调试单元电路等;软件试验测试部分包括基础实验部分、综合设计试验部分和创新开发试验部分。

摘要： 介绍了基于NiosⅡ的SOPC创新实践平台,将基于SOPC的嵌入式设计引入日常的实践课程教学,开发适合学员创新实践教学的SOPC试验项目,整个试验开发系统根据所实现的功能，可以分为两部分:硬件部分、软件试验测试部分。硬件部分包括核心芯片电路、电源电路、存储单元电路、输入输出接口单元电路、信号源单元电路、编程调试单元电路等;软件试验测试部分包括基础实验部分、综合设计试验部分和创新开发试验部分。

摘要： 随着电子设备向高速化、智能化发展,对数据的高速存储提出了一定的要求.本文是以高速数据存储为背景,对高速数据存储系统的软、硬件设计及工程实现展开研究.首先,本文对硬件平台的核心单元FPGA进行了详细的介绍.其次,在硬件平台的基础上,构建了SOPC硬件平台.SOPC硬件平台主要包括两部分:NIOS最小系统,高速数据存储模块.其中高速数据存储模块负责将高速数据接口传输来的数据传输至DDR2中进行缓存.最后,对系统的功能进行调试与验证.通过系统集成测试可证明系统工作稳定,性能指标达到了预期设计的要求.

摘要： 随着电子设备向高速化、智能化发展,对数据的高速存储提出了一定的要求.本文是以高速数据存储为背景,对高速数据存储系统的软、硬件设计及工程实现展开研究.首先,本文对硬件平台的核心单元FPGA进行了详细的介绍.其次,在硬件平台的基础上,构建了SOPC硬件平台.SOPC硬件平台主要包括两部分:NIOS最小系统,高速数据存储模块.其中高速数据存储模块负责将高速数据接口传输来的数据传输至DDR2中进行缓存.最后,对系统的功能进行调试与验证.通过系统集成测试可证明系统工作稳定,性能指标达到了预期设计的要求.

摘要： 随着电子设备向高速化、智能化发展,对数据的高速存储提出了一定的要求.本文是以高速数据存储为背景,对高速数据存储系统的软、硬件设计及工程实现展开研究.首先,本文对硬件平台的核心单元FPGA进行了详细的介绍.其次,在硬件平台的基础上,构建了SOPC硬件平台.SOPC硬件平台主要包括两部分:NIOS最小系统,高速数据存储模块.其中高速数据存储模块负责将高速数据接口传输来的数据传输至DDR2中进行缓存.最后,对系统的功能进行调试与验证.通过系统集成测试可证明系统工作稳定,性能指标达到了预期设计的要求.

摘要： 随着电子设备向高速化、智能化发展,对数据的高速存储提出了一定的要求.本文是以高速数据存储为背景,对高速数据存储系统的软、硬件设计及工程实现展开研究.首先,本文对硬件平台的核心单元FPGA进行了详细的介绍.其次,在硬件平台的基础上,构建了SOPC硬件平台.SOPC硬件平台主要包括两部分:NIOS最小系统,高速数据存储模块.其中高速数据存储模块负责将高速数据接口传输来的数据传输至DDR2中进行缓存.最后,对系统的功能进行调试与验证.通过系统集成测试可证明系统工作稳定,性能指标达到了预期设计的要求.

摘要： 本发明提供了一种基于DW8051核的现场可编程门阵列片上可编程系统，该片上可编程系统以DW8051核为核心，包括存储器、外部接口和为整个系统提供时钟和复位信号的时钟复位电路；存储器包括ROM程序存储器、扩展数据存储器和内部数据存储器三部分存储空间；外部接口电路包括SFR译码模块、IIC总线接口、外设小系统三个小模块；时钟复位电路包括时钟信号产生和复位产生两个模块。本发明的片上可编程系统由于内部集成了DW8051核，提高了此控制系统的运行速度；由于在FPGA内部实现控制逻辑，增强了系统的抗干扰性，稳定性。本发明可以根据实际系统需要修改相应逻辑算法，具有很强的灵活性和可配置性。

摘要： 在本发明的可编程控制器中，具有应用程序管理单元，该应用程序管理单元累计程序的执行周期，若累计得到的累计值超过规定的固定时间值，则进行计数，基于该计数值来求出所述程序的累积执行时间，在该累积执行时间超过预先设定的评价期间的情况下，阻止所述程序的执行。

摘要： 本发明提供了一种基于DW8051核的现场可编程门阵列片上可编程系统，该片上可编程系统以DW8051核为核心，包括存储器、外部接口和为整个系统提供时钟和复位信号的时钟复位电路；存储器包括ROM程序存储器、扩展数据存储器和内部数据存储器三部分存储空间；外部接口电路包括SFR译码模块、IIC总线接口、外设小系统三个小模块；时钟复位电路包括时钟信号产生和复位产生两个模块。本发明的片上可编程系统由于内部集成了DW8051核，提高了此控制系统的运行速度；由于在FPGA内部实现控制逻辑，增强了系统的抗干扰性，稳定性。本发明可以根据实际系统需要修改相应逻辑算法，具有很强的灵活性和可配置性。

摘要： 本发明提供一种片上系统及片上系统的硬件可编程器件的配置方法，片上系统，包括中央处理器、软件存储器、软件下载及调试接口、硬件可编程器件、硬件配置单元及硬件配置信息下载接口，所述中央处理器与所述软件存储器、软件下载及调试接口、及硬件配置单元相连，所述硬件可编程器件与所述硬件配置单元及硬件配置信息下载接口相连，其中，还包括：与所述中央处理器相连的硬件配置管理单元，所述硬件配置管理单元用于生成指示所述中央处理器配置对应的硬件可编程器件的控制信号，控制所述中央处理器从所述软件存储器中读取所述对应的硬件可编程器件的配置信息，并对所述对应的硬件可编程器件进行配置。

摘要： 在本发明的可编程控制器中，具有应用程序管理单元，该应用程序管理单元累计程序的执行周期，若累计得到的累计值超过规定的固定时间值，则进行计数，基于该计数值来求出所述程序的累积执行时间，在该累积执行时间超过预先设定的评价期间的情况下，阻止所述程序的执行。

摘要： 作为PLC的控制动作的执行准备处理，系统程序执行如下处理：在存储部件内生成用于存储接收到的输入数据的接收缓存的处理；以及对从控制程序参照的每个输入数据，在存储部件内生成用于将该控制程序作为输入数据的参照目标的输入同步缓存的处理。作为PLC的控制动作的执行控制处理，系统程序执行如下处理：输入复制处理，将接收到的输入数据从接收缓存复制到与该输入数据对应的输入同步缓存中；以及控制程序开始处理，使控制程序开始执行。

摘要： 一种调度器程序，包括：按每个动作控制循环开始动作运算程序的执行的命令；使微型处理器，按每个第1用户程序执行循环开始第1用户程序的执行的命令；以及用于以与第1用户程序执行循环的周期相当的周期，依次重复输出处理以及输入处理、第1用户程序的执行开始、第1用户程序的执行结束、以及动作运算程序的执行开始的命令。

摘要： 调度器程序包括：使微处理器在第一控制程序的执行结束的控制循环的下一个控制循环中，在通信电路的输出数据的发送以及输入数据的接收之后开始第一控制程序的执行的命令；以及使微处理器在第一控制程序的执行没有结束的控制循环的下一个控制循环中，执行第一控制程序的未执行的部分的命令。

摘要： 系统程序作为控制程序的执行控制处理而包含：用于使所有者侧控制程序开始执行的所有者侧开始处理；如果所有者侧控制程序的执行结束，则将通过该所有者侧控制程序改写的全局变量从全局变量区域复制到与该全局变量对应的同步缓冲器的复制处理；以及用于使参照者侧控制程序开始执行的参照者侧开始处理。

摘要： 一种微处理器，控制第1通信电路以及第2通信电路之中的至少一方，以便并行执行以下处理：第1输入输出处理，包含将输出数据从第1转发缓冲器经过第1通信电路输出至PLC系统总线上的第1设备的处理、和将输入数据从第1设备经过第1通信电路输入至第1转发缓冲器的处理；以及第2输入输出处理，包含将输出数据从第2转发缓冲器经过第2通信电路输出至现场网络上的第2设备的处理、和将输入数据从第2设备经过第2通信电路输入至第2转发缓冲器的处理。