FPGA芯片

摘要： 随着有机环保理念的盛行,人们热衷于在家里制作生产健康的有机食品,酸奶机开始在最近几年的小型家电市场上流行了起来。这种酸奶机的核心装置是一种温度控制系统,将发酵室内的温度保持在40~42°C。根据考察,市面上大部分酸奶机的恒温系统是以模拟电路的方式进行设计制造的。模拟电路存在种种不足,相比来说,数字电路具有体积较小、易于现场调试安装、可靠等优点。因而,本文将运用现代EDA技术,设计改进一款运用于酸奶机的数字温度控制系统,下面将详细介绍该系统的设计与研发。

摘要： 针对监控系统中由于摄像机与监控画面不垂直导致显示画面梯形畸变的问题,提出一种自适应实时视频梯形矫正系统的硬件结构设计方案。首先,对每帧画面依次进行灰度变换、边缘检测、形态学开运算等一系列预处理;接着,基于Hough变换提取画面中梯形畸变的轮廓;然后,根据梯形畸变轮廓确定四对映射点坐标,并运用连接点法计算矫正参数;最后,运用灰度插值法得到矫正图像。整个过程利用流水线和乒乓缓存结构对算法进行了优化,利用视频时序中的场消隐时间进行计算,在大幅减少硬件资源消耗的同时提高了算法效率,并在ALINX AX7103 FPGA硬件开发平台上加以实现。实验结果表明在视频分辨率为640×480、刷新率为60 Hz的情况下,系统能够很好地矫正梯形畸变范围在±30°以内的监控画面,矫正精度为1°,基本满足监控系统的自适应性、实时性等要求。

摘要： 智能化交通建设是“十四五”规划的一项重要建设项目,高速公路和高铁智能化管理是其中的重要研究课题之一。为了降低高速公路和高铁事故发生概率,采用FPGA并行处理、流水线运算的方式,结合片外SDRAM的高速大容量缓存和图像处理相关算法,实现了对目标图像的采集、缓存、检测和显示功能。最后利用FPGA对行车检测系统进行了板级测试,测试结果表明,此行车检测系统可以较好地对行车进行检测。并且帧频可以接近60pfs,满足实时性要求,其具有实际的意义和应用价值。

摘要： DAC芯片是音响行业皇冠上的明珠,在音频产品和消费电子领域有广泛应用。不过,该市场长年被TI(德仪)、ADI、KM、ESS等美日公司所垄断。HIFIMAN的CEO边仿博士十年前就有志于DAC芯片技术,喜马拉雅DAC芯片项目立项于五年前。该项目的第一款DAC芯片产品为HYMALAYA同名,是一颗用可编程的FPGA芯片编程写成的R2R架构DAC芯片。

摘要： 全球科技变革的当下,AI、5G与AIoT时代的大门缓缓开启,众多新技术、新应用、新产品潜移默化推动人们数字生活变革的同时,各类定制化芯片开始崭露头角。在以数据为驱动的第五波计算浪潮下,ASIC与FPGA定制芯片开始频繁出现在人们眼前,对于习惯了CPU、GPU等芯片的大众而言,ASIC与FPGA芯片多少有些陌生,但对于整个半导体产业而言,ASIC与FPGA却代表着方向与未来……

摘要： 文章以裸眼 3DTV 为研究对象,首先介绍了该技术在企业项目中的应用,其次围绕基于 FPGA 的驱动技术展开了讨论,内容主要涉及驱动电路设计、显示系统设计等方面,最后归纳了系统后期调试的重点,供相关人员参考。

摘要： 本文基于eMMC5.1标准中HS400模式设计了eMMC磁盘阵列控制器,控制由4片eMMC芯片组成的磁盘阵列.并设计了万兆网模块和具备万兆网卡的上位机通信,用于测试eMMC磁盘阵列控制器.本文着重介绍了该控制器的设计思想,分层次由整体到部分详细介绍了该控制器的各个模块.

摘要： 科学技术的进步对波形发生器的各个方面都提出了很高的要求.如今直接数字频率合成(Direct Digital Frequency Synthesis,DDS)以其高分辨率而得到了广泛的应用.快速的频率转换和连续的相变而被广泛用于数字通信系统,并已成为现代频率合成技术的领导者.文章介绍了DDS的原理,并介绍了使用Altera Cyclone 1 EP1CQ240C8 FPGA芯片实现直接数字频率合成器的工作原理、设计思想、电路结构、仿真结果和频谱纯度分析.

摘要： 本文提出了一种音视频采集硬件系统电路的设计方案,在完成对该硬件系统电路的总体设计方案以及核心系统电路设计方案分析说明的基础上,以音频采集硬件电路、视频采集硬件电路、音视频数据缓存及传输接口电路为切入点,对该音视频采集硬件电路的具体设计方案及实现进行阐述。

摘要： 为节省FPGA(Field Programmable Gate Array)升级工作的时间和成本,设计了一种利用UART(Universal Asynchronous Receiver/Transmitter)替代传统JTAG(Joint Test Action Group)方式升级的FPGA程序方法,该设计主要由Xilinx FPGA、UART芯片、Flash芯片和串口连接线等组成.通过将MicroBlaze处理器、ICAP(Internal Configuration Access Port)、IP(Intellectual Property)核及UART控制模块等集成在FPGA芯片中实现可编程片上系统的搭建.同时采用MultiBoot双镜像技术,实现了即使在更新失败的情况下,依旧可加载备份镜像保证系统正常工作,以此保证设计的稳定性.实验结果表明,此设计可以替代传统FPGA升级方法,节省升级工作的时间和成本.本设计具有更新效率高、维护成本低、稳定性高等优点,且可用于FPGA远程更新.

摘要： 介绍了一种基于Xilinx公司Spartan3E系列FPGA以及PCI9054的多通道高速PXI数据采集系统硬件设计方案，该系统选用了PLX公司的PCI接口芯片PCI9054来实现采集电路与PXI总线间的通讯;通过FPGA芯片来完成对整个硬件系统的工作逻辑时序的控制;同时也介绍了AD转换和SDRAM数据缓存电路，以及硬件驱动程序的设计。

摘要： 介绍了一种基于Xilinx公司Spartan3E系列FPGA以及PCI9054的多通道高速PXI数据采集系统硬件设计方案，该系统选用了PLX公司的PCI接口芯片PCI9054来实现采集电路与PXI总线间的通讯;通过FPGA芯片来完成对整个硬件系统的工作逻辑时序的控制;同时也介绍了AD转换和SDRAM数据缓存电路，以及硬件驱动程序的设计。

摘要： 介绍了一种基于Xilinx公司Spartan3E系列FPGA以及PCI9054的多通道高速PXI数据采集系统硬件设计方案，该系统选用了PLX公司的PCI接口芯片PCI9054来实现采集电路与PXI总线间的通讯;通过FPGA芯片来完成对整个硬件系统的工作逻辑时序的控制;同时也介绍了AD转换和SDRAM数据缓存电路，以及硬件驱动程序的设计。

摘要： 介绍了一种基于Xilinx公司Spartan3E系列FPGA以及PCI9054的多通道高速PXI数据采集系统硬件设计方案，该系统选用了PLX公司的PCI接口芯片PCI9054来实现采集电路与PXI总线间的通讯;通过FPGA芯片来完成对整个硬件系统的工作逻辑时序的控制;同时也介绍了AD转换和SDRAM数据缓存电路，以及硬件驱动程序的设计。

摘要： 介绍了一种基于Xilinx公司Spartan3E系列FPGA以及PCI9054的多通道高速PXI数据采集系统硬件设计方案，该系统选用了PLX公司的PCI接口芯片PCI9054来实现采集电路与PXI总线间的通讯;通过FPGA芯片来完成对整个硬件系统的工作逻辑时序的控制;同时也介绍了AD转换和SDRAM数据缓存电路，以及硬件驱动程序的设计。

摘要： 基于FPGA芯片EPIC6Q240设计一个具有扫频功能的正弦波发生器。利用QuartusⅡ完成设计、仿真工作，并进行硬件测试。给出电路结构图与部分程序。该系统可以通过按键切换固定波形输出与扫频信号发生两种模式，通过按键输入频率分频值，同时分频值与工作模式在数码管上明确显示.

摘要： 基于FPGA芯片EPIC6Q240设计一个具有扫频功能的正弦波发生器。利用QuartusⅡ完成设计、仿真工作，并进行硬件测试。给出电路结构图与部分程序。该系统可以通过按键切换固定波形输出与扫频信号发生两种模式，通过按键输入频率分频值，同时分频值与工作模式在数码管上明确显示.

摘要： 基于FPGA芯片EPIC6Q240设计一个具有扫频功能的正弦波发生器。利用QuartusⅡ完成设计、仿真工作，并进行硬件测试。给出电路结构图与部分程序。该系统可以通过按键切换固定波形输出与扫频信号发生两种模式，通过按键输入频率分频值，同时分频值与工作模式在数码管上明确显示.

摘要： 基于FPGA芯片EPIC6Q240设计一个具有扫频功能的正弦波发生器。利用QuartusⅡ完成设计、仿真工作，并进行硬件测试。给出电路结构图与部分程序。该系统可以通过按键切换固定波形输出与扫频信号发生两种模式，通过按键输入频率分频值，同时分频值与工作模式在数码管上明确显示.

摘要： 基于FPGA芯片EPIC6Q240设计一个具有扫频功能的正弦波发生器。利用QuartusⅡ完成设计、仿真工作，并进行硬件测试。给出电路结构图与部分程序。该系统可以通过按键切换固定波形输出与扫频信号发生两种模式，通过按键输入频率分频值，同时分频值与工作模式在数码管上明确显示.

摘要： 本发明提供一种动态检测FPGA芯片内压降的方法及FPGA芯片，属于芯片设计领域。所述方法包括：在FPGA芯片内部设置模数转换模块，通过所述模数转换模块将所述FPGA芯片的内部电路的输入电压转换为数字信号并输出；通过对FPGA芯片进行编程来配置FPGA芯片内的逻辑资源，以监控所述模数转换模块输出的数字信号的变化情况，根据所述模数转换模块输出的数字信号的变化情况确定所述FPGA芯片的内部电路的输入电压的压降。本发明通过在FPGA芯片中加入模数转换模块将内部电路的输入电压转换为数字信号，根据数字信号的变化情况确定内部电路的电源压降，实现对FPGA芯片内部电源设计薄弱的区域或动态功耗较大的模块的电源压降的检测，以防止FPGA芯片因局部电源压降过大发生异常。

摘要： 本发明公开了一种FPGA芯片上电控制方法、电路及FPGA芯片，设置电压选择器，将该电压选择器的输入端分别与SRAM电源和FPGA芯片内部核心模块电源相连，输出端分别与FPGA芯片的各SRAM相连；在FPGA芯片上电过程中，通过电压选择器从SRAM电源和FPGA芯片内部核心模块电源中选择输出电压大的一个作为各SRAM的清零电平，对各SRAM进行清零操作。本发明通过设置电压选择器，在FPGA芯片上电过程中保证使用较高电平进行清零，而不管该电平是core(内部核心模块)输出的电平还是SRAM输出的电平，可避免在SRAM上电完成之前未对各SRAM完成清零的情况发生，因此清零动作可在很低电源电压的时候就开始进行，因此功耗非常小，使得FPGA芯片上电过程中一直处于低功耗状态。

摘要： 本发明涉及视频处理领域，公开了一种带两级FPGA芯片的子板及两级FPGA芯片的配置方法。本发明中，在上电时第一级FPGA芯片从第一非易失性存储器中获取自身的配置数据，完成配置和初始化；各第二级FPGA芯片从第二非易失性存储器中获取自身的配置数据，完成配置和初始化。各第二级FPGA芯片的型号和配置数据完全相同。由于不需要为每个FPGA芯片单独配备一个非易失性存储器，而且不需要在子板上增加微处理器，低成本且方便地实现了CPU系统板对子板内所有FPGA的配置管理。

摘要： 本发明公开了一种FPGA芯片测试平台，包括：激励产生发送的代理模块，配置用于产生随机激励序列；参考模型，配置用于接收激励产生发送的代理模块产生的随机激励序列，并基于随机激励序列生成目标数据；以及计分板，配置用于将参考模型生成的目标数据和FPGA芯片的输出数据进行对比，以得到测试结果；其中，激励产生发送的代理模块与FPGA芯片通过串行协议接口相连，激励产生发送的代理模块向FPGA芯片发送随机激励序列，并接收FPGA芯片的输出数据。本发明还公开了一种FPGA芯片测试方法。本发明可以降低测试工作量，提高测试效率，并且其复用的特点适应不同测试模块的激励产生，大大减少了重复性劳动。

摘要： 本发明提供了一种FPGA芯片，包括至少两颗FPGA子芯片和至少一条高速串行通道，通过所述高速串行通道连接位于不同所述FPGA子芯片上的高速串行接口，其中，所述高速串行通道的数量不小于所述FPGA子芯片的数量，或所述高速串行通道的数量比所述FPGA子芯片的数量少1。所述FPGA芯片中，通过所述高速串行通道连接位于不同所述FPGA子芯片上的高速串行接口，相比于采用硅中间层进行互联，在实现相同功能的情况下，减少了FPGA子芯片之间互联线的数量，且无需额外的代工厂进行加工，极大的降低了成本。本发明还提供了一种FPGA子芯片的互联方法。

摘要： 一种FPGA芯片和具有该FPGA芯片的电子设备，所述FPGA芯片包括：内存单元(1)，内存单元(1)包括数据写入接口(11)，且内存单元(1)具有多个存储子单元(12)，每个存储子单元(12)包括使能端(121)；和资源管理模块(2)，资源管理模块(2)与数据写入接口(11)电耦合连接，并与每个存储单元(12)的使能端(121)电耦合连接；资源管理模块(2)能够通过数据写入接口(11)获取电子设备的当前使用状态，并根据电子设备的当前使用状态，输出第一使能信号，以触发内存单元(1)中的一个或多个存储子单元(12)使能。该FPGA芯片具有内存资源的动态申请的功能，确保在各个场景下使用最少的内存资源，最大限度的降低了FPGA芯片的功耗。

摘要： 本发明提供一种动态检测FPGA芯片内压降的方法及FPGA芯片，属于芯片设计领域。所述方法包括：在FPGA芯片内部设置模数转换模块，通过所述模数转换模块将所述FPGA芯片的内部电路的输入电压转换为数字信号并输出；通过对FPGA芯片进行编程来配置FPGA芯片内的逻辑资源，以监控所述模数转换模块输出的数字信号的变化情况，根据所述模数转换模块输出的数字信号的变化情况确定所述FPGA芯片的内部电路的输入电压的压降。本发明通过在FPGA芯片中加入模数转换模块将内部电路的输入电压转换为数字信号，根据数字信号的变化情况确定内部电路的电源压降，实现对FPGA芯片内部电源设计薄弱的区域或动态功耗较大的模块的电源压降的检测，以防止FPGA芯片因局部电源压降过大发生异常。

摘要： 本发明涉及一种应用于FPGA芯片的锁相环装置，包括：模式控制单元，用于根据第一参考时钟得到第二参考时钟，根据预设分频模式确定第一分频方式，并根据第一反馈时钟和第一分频方式得到第二反馈时钟；PLL模拟核心单元，用于根据第二参考时钟和第二反馈时钟得到第二时钟信号；频率调整单元，用于根据预设分频模式确定第二分频方式，并根据第一分频方式和第二分频方式对第二时钟信号进行整数分频和/或非整数分频。本发明利用模式控制单元、PLL模拟核心单元和频率调整单元，使锁相环装置既可以实现静态配置，也可以实现动态配置，增加了应用的多样性和设计的灵活性。

摘要： 本发明公开了一种FPGA芯片上电控制方法、电路及FPGA芯片，设置电压选择器，将该电压选择器的输入端分别与SRAM电源和FPGA芯片内部核心模块电源相连，输出端分别与FPGA芯片的各SRAM相连；在FPGA芯片上电过程中，通过电压选择器从SRAM电源和FPGA芯片内部核心模块电源中选择输出电压大的一个作为各SRAM的清零电平，对各SRAM进行清零操作。本发明通过设置电压选择器，在FPGA芯片上电过程中保证使用较高电平进行清零，而不管该电平是core(内部核心模块)输出的电平还是SRAM输出的电平，可避免在SRAM上电完成之前未对各SRAM完成清零的情况发生，因此清零动作可在很低电源电压的时候就开始进行，因此功耗非常小，使得FPGA芯片上电过程中一直处于低功耗状态。

摘要： 本发明公开了一种FLASH存储器、FPGA芯片和FPGA芯片的配置方法，其中，FLASH存储器用于与FPGA芯片的专用配置电路相连；FLASH存储器存储有配置文件以及MAC地址，配置文件存储在FLASH存储器的第一存储地址中；MAC地址存储在FLASH存储器的第二存储地址中；配置文件包含有第一配置数据，第一配置数据用于供专用配置电路生成与FLASH存储器相连的指示功能电路，并将指示功能电路的操作地址指向所第二存储地址，以使得指示功能电路能够获取到第二存储地址中的MAC地址；其中，MAC地址为FPGA芯片的唯一地址，在本发明中，无需为FPGA芯片增加任何外围电路来进行MAC地址的修改，从而减少了增加外围电路所需的布线成本，节约了资源。