片上系统

摘要： 云南电网有限责任公司(以下简称云南电网公司)牵头承担的国家重点研发计划“物联网与智慧城市关键技术及示范”重点专项《物联网智能感知终端平台系统与应用验证》项目实施取得关键突破。该项目由云南电网公司牵头,重庆大学、上海交通大学、江苏金智科技股份有限公司、中电科新型智慧城市研究院有限公司等10家单位参加。自2019年7月启动以来,项目以能源互联、能源与城市互动为应用主线,研究物联网智能感知终端平台化关键技术,构建了开源、可重构终端平台系统软硬件架构,研制了智能感知终端硬件原型系统及RISC-V片上系统样片(图1),开发了轻量级操作系统,确定智慧城市各应用场景下部署的终端数量和功能性能要求,形成典型应用场景下智能感知终端系统应用验证的部署实施方案(图2)。

摘要： 针对商用中央处理单元(central processing unit,CPU)的专用许可证授权费用高和卷积神经网络性能待提升等问题,设计了一种基于多视图并行且具有可配置性的卷积神经网络加速器,同时结合第五代精简指令集(reduced instruction set computing, RISC-V)构建该加速器的片上系统。首先,扩展一组适用高速协加速器的控制访问接口和数据访问接口。其次,以多视图并行与结构复用的方式实现卷积神经网络各运算单元:视图并行的不同组合将影响卷积单元硬件电路结构,因此多视图并行可通过复用基本运算结构来完成;池化单元由行池化和列池化子单元构成,且共享行池化的运算结构;对于全连接单元,采用调整全连接运算参数的方法来适应卷积单元的硬件结构,从而完成模型间的复用。然后,针对不同运算单元的硬件结构设计不同寄存器组,并结合开源RISC-V处理器实现多种网络模型。最后,在不同平台分别部署卷积、池化和全连接模型,计算运算时间、吞吐量和速度等。实验结果表明,对于相同卷积结构,本文设计的加速器和CPU平台的速度比是189。在本文设计的加速器中部署视觉几何组(visual geometry group,VGG)的卷积运算,其吞吐量可达178.6 GOPS。综上所述,利用多视图并行能够达到加速效果,且以配置寄存器方式可实现不同网络模型。

摘要： 本文基于赛灵思的Artix7开发板,简明扼要地阐述了如何构建ARM Cortex M0 DS IP核,以及在此平台上如何用C语言或汇编语言编程等问题;并介绍了一个实例,通过项目快速地跑起来,从而提高学生进行贯穿式学习的兴趣,低成本、少资源也是搭建系统可靠的物质保障。同时,也为进一步理解系统结构和框架、后续开展一系列课程和实践的贯穿式学习打下良好的基础。

摘要： 近年来,随着摩尔定律逼近极限,片上系统(systemonchip,SoC)的发展已经遇到瓶颈.集成更多的功能单元和更大的片上存储使得芯片面积急剧增大,导致芯片良品率降低,进而增加了成本.各大研究机构和芯片制造厂商开始寻求使用先进的连接和封装技术,将原先的芯片拆成多个体积更小、产量更高且更具成本效益的小芯片(Chiplet)再封装起来,这种封装技术类似于芯片的系统级封装(system inpackage,SiP).目前Chiplet的封装方式没有统一的标准,可行的方案有通过硅桥进行芯片的拼接或是通过中介层进行芯片的连接等,按照封装结构可以分为2D,2.5D,3D.通过归纳整理目前已发布的小芯片产品,讨论了各个结构的优缺点.除此之外,多个小芯片之间的通信结构也是研究的重点,传统的总线或者片上网络(networkonchip,NoC)在Chiplet上如何实现,总结遇到的挑战和现有解决方案.最后通过对现有技术的讨论,探索以后小芯片发展的趋势和方向.

摘要： 1965年,晶体管在汽油发动机上替代了点火系统中的机械部件。之后,随着电子技术的发展,IGBT、MOSFET、模拟集成电路、数模混合集成电路、电源管理芯片、存储芯片及传感芯片等电子器件逐步成为车辆不可或缺的基础元件。上世纪八十年代末,在单一硅片上集成了CPU、嵌入式存储、时钟、A/D转换、PWM及I/O等各类外设接口的微控制器横空出世。微控制器也称MCU、单片机、嵌入式系统、片上系统或System-On-a-Chip。

摘要： 针对无线电监测设备的多制式、小型化、便携式及低功耗等要求,设计了一种小型化多制式通用无线监测主控板。该系统采用软件无线电思想,以ZYNQ系列片上系统(System on Chip,SoC)作为主控单元,采用可编程射频芯片AD9361为射频收发单元核心,开发了系统处理软件和测试软件,最后进行了系统收发功能实验验证。结果表明,该系统可以稳定可靠的接收无线电信号,可应用于民用无线电监测、军用小型无人机以及单兵设备,具有极大的商用价值以及军用价值。

摘要： 针对重大自然灾害中大尺度区域应急通信需求,设计了一种高集成度的数字短波广播(Digital Radio Mondiale,DRM)发射系统。为实现高集成度和设计灵活性,采用片上系统(System on Chip,SoC)结构,将基带信号与上变频芯片进行耦合设计,利用硬件电路的高速数据处理能力完成多载波调制,并利用软件设计的灵活性在单芯片上生成基带信号。采用Zynq-7020开发板,搭建基带信号调制系统,设计了无线传输整体硬件电路。在提高发射系统集成度的基础上,还具有发射频点可重构的优点,以有效应对短波频率选择性衰落。理论分析与仿真结果表明,基于SoC结构的DRM调制系统可以正确稳定输出用于上变频的器件的基带I/Q信号,具备较高的工程价值。

摘要： 本文针对在金属的生产和制造过程中的金属图片表面异常,设计了一种基于第五代精简指令集计算机的片上系统。运用结构精简、准确率高的生成对抗网络算法实现了对异常金属图片数据集的分类;在Xilinx Nexys4 DDR2 FPGA开发板上通过设计的硬件片上系统生成比特流文件,实现了整个端到端的识别系统,并结合已有的数据测试集验证了识别系统的实用性。实验结果表明,在异常金属图片数据集中,输入图片分辨率为64×64,在板上系统内实现了高达99.9%的识别准确率,为工业生产制造与异常检测提供了质量和效率保证。

摘要： 随着微电子和半导体技术的高速发展,单芯片集成技术和多芯片堆叠技术不断取得进步,电子设备芯片化和片上系统实用化发展趋势明显。与此同时,雷达的小型化、低功耗、高集成、芯片化等发展需求非常迫切,高集成度的芯片化雷达在军、民两大领域均具有较大的发展与应用空间。无人机、无人战车和导引头等小型化作战装备不断兴起,对雷达芯片化和微型化提出了较为迫切的应用需求;智能驾驶、安检成像、手势识别等民用领域的突破和应用,也牵引着芯片雷达技术快速发展。因此,军事应用和民用场景的迫切需求,使得雷达系统集成度不断提升,驱动着芯片雷达技术的快速发展。

摘要： 随着片上系统(SoC)设计规模的增大和集成度的提高,SoC及其配套设备的可靠性问题被提上议程。以某应用于航空环境的SoC电子设备为研究对象,分别采用基于GJB/Z 299C的可靠性预计方法(预计手册方法)和基于失效物理的可靠性预计方法(失效物理方法),推演其在典型航空环境下的失效寿命等参数。采用两种方法计算得到的电子设备失效寿命分别为10.08年和12.6年。深入对比分析得知:预计手册方法工程实操性强、操作简单,只要得到所需的支撑数据,即可根据各类别元器件的预计模型分析得到电子设备的可靠性水平;失效物理方法实施流程繁琐,需要构建产品结构模型,考虑应力剖面、使用材料等因素,但在明确产品的主要失效模式与失效机理中具有一定优势。

摘要： 波浪观测一直是海岸与港口工程模型试验中的重要内容，波高测量的精确与否直接关系到模型试验结果的准确性与可靠性。利用测量动态液位(压力)的原理,将MEMS压阻硅与SOC片上系统两种技术结合,研制成一种新型波高仪,具有数字量输出、使用时不需标定、多只同时测量的优点.

摘要： 随着数字逻辑系统的功能的复杂性增加,片上系统正在朝着超大型和高密度的方向发展.系统规模扩大,但资源利用率下降.该系统的规模是基于各种功能模块的组合,各个模块并不是时刻都在工作.因此,系统设计从追求超大型、高密度的目标,转向了提高资源利用率,用有限的资源去实现超大型的逻辑设计的目标.FPGA动态重新配置技术是通过分时复用资源动态,以满足更大规模应用的需要.文中着眼于FPGA动态可重构技术的实现与应用,给出了基于赛灵思公司Virtex-5系列的xc51x50t-ff1136芯片的可重构技术设计方案.实验结果表明,动态可重构技术可以灵活地用于逻辑设计,以满足大规模应用的需要.

摘要： 随着导航技术的迅猛发展,基于SoC(System On Chip)架构的导航芯片逐渐成为业界主流.如何使用硬件电路来实现GNSS信号捕获跟踪处理过程中复杂运算成为研究热点.坐标旋转算法(Coordinate Rotational Digital Computer,CORDIC)是一种用迭代的方式完成矢量旋转的方法.利用CORDIC算法实现复杂运算过程中只有加减、移位和迭代操作,处理简单,易于在硬件中实现.本文基于CORDIC算法原理,给出了导航SoC芯片GNSS跟踪处理过程中所需要用到的三种复杂运算(atan、atan2、平方和开根号)的CORDIC迭代计算的仿真结果和分析结果.最后,基于VC仿真链路实现了在跟踪环路中具有通用性的CORDIC计算模块,并仿真了其计算精度,仿真结果证明经过本文所述处理过程后,三种复杂运算的计算精度满足要求.

摘要： 随着导航技术的迅猛发展,基于SoC(System On Chip)架构的导航芯片逐渐成为业界主流.如何使用硬件电路来实现GNSS信号捕获跟踪处理过程中复杂运算成为研究热点.坐标旋转算法(Coordinate Rotational Digital Computer,CORDIC)是一种用迭代的方式完成矢量旋转的方法.利用CORDIC算法实现复杂运算过程中只有加减、移位和迭代操作,处理简单,易于在硬件中实现.本文基于CORDIC算法原理,给出了导航SoC芯片GNSS跟踪处理过程中所需要用到的三种复杂运算(atan、atan2、平方和开根号)的CORDIC迭代计算的仿真结果和分析结果.最后,基于VC仿真链路实现了在跟踪环路中具有通用性的CORDIC计算模块,并仿真了其计算精度,仿真结果证明经过本文所述处理过程后,三种复杂运算的计算精度满足要求.

摘要： 随着导航技术的迅猛发展,基于SoC(System On Chip)架构的导航芯片逐渐成为业界主流.如何使用硬件电路来实现GNSS信号捕获跟踪处理过程中复杂运算成为研究热点.坐标旋转算法(Coordinate Rotational Digital Computer,CORDIC)是一种用迭代的方式完成矢量旋转的方法.利用CORDIC算法实现复杂运算过程中只有加减、移位和迭代操作,处理简单,易于在硬件中实现.本文基于CORDIC算法原理,给出了导航SoC芯片GNSS跟踪处理过程中所需要用到的三种复杂运算(atan、atan2、平方和开根号)的CORDIC迭代计算的仿真结果和分析结果.最后,基于VC仿真链路实现了在跟踪环路中具有通用性的CORDIC计算模块,并仿真了其计算精度,仿真结果证明经过本文所述处理过程后,三种复杂运算的计算精度满足要求.

摘要： 随着导航技术的迅猛发展,基于SoC(System On Chip)架构的导航芯片逐渐成为业界主流.如何使用硬件电路来实现GNSS信号捕获跟踪处理过程中复杂运算成为研究热点.坐标旋转算法(Coordinate Rotational Digital Computer,CORDIC)是一种用迭代的方式完成矢量旋转的方法.利用CORDIC算法实现复杂运算过程中只有加减、移位和迭代操作,处理简单,易于在硬件中实现.本文基于CORDIC算法原理,给出了导航SoC芯片GNSS跟踪处理过程中所需要用到的三种复杂运算(atan、atan2、平方和开根号)的CORDIC迭代计算的仿真结果和分析结果.最后,基于VC仿真链路实现了在跟踪环路中具有通用性的CORDIC计算模块,并仿真了其计算精度,仿真结果证明经过本文所述处理过程后,三种复杂运算的计算精度满足要求.

摘要： ARM提出的TrustZone技术是一种系统级的安全解决方案,由于其对系统的功耗、性能和面积影响很小,目前得到了广泛的关注和应用.本文在分析TrustZone技术原理的基础上,设计了一种"通用计算"+"安全管控"的双核安全隔离SoC架构,同时对架构中的关键组件进行了解释,并详细阐述了安全启动的原理和过程.最后从设计复杂度、安全性及性能、面积、功耗等几个方面与原生TrustZone架构进行了对比分析.结果表明,所设计的双核架构不要求CPU本身具备TrustZone特性,该架构在提供不低于原生架构安全性的前提下,可有效减少软件设计的复杂度,同时对硬件设计的复杂度和面积影响较小.此外,采用双核架构设计可以在功耗和性能之间得到更好的平衡.

摘要： ARM提出的TrustZone技术是一种系统级的安全解决方案,由于其对系统的功耗、性能和面积影响很小,目前得到了广泛的关注和应用.本文在分析TrustZone技术原理的基础上,设计了一种"通用计算"+"安全管控"的双核安全隔离SoC架构,同时对架构中的关键组件进行了解释,并详细阐述了安全启动的原理和过程.最后从设计复杂度、安全性及性能、面积、功耗等几个方面与原生TrustZone架构进行了对比分析.结果表明,所设计的双核架构不要求CPU本身具备TrustZone特性,该架构在提供不低于原生架构安全性的前提下,可有效减少软件设计的复杂度,同时对硬件设计的复杂度和面积影响较小.此外,采用双核架构设计可以在功耗和性能之间得到更好的平衡.

摘要： ARM提出的TrustZone技术是一种系统级的安全解决方案,由于其对系统的功耗、性能和面积影响很小,目前得到了广泛的关注和应用.本文在分析TrustZone技术原理的基础上,设计了一种"通用计算"+"安全管控"的双核安全隔离SoC架构,同时对架构中的关键组件进行了解释,并详细阐述了安全启动的原理和过程.最后从设计复杂度、安全性及性能、面积、功耗等几个方面与原生TrustZone架构进行了对比分析.结果表明,所设计的双核架构不要求CPU本身具备TrustZone特性,该架构在提供不低于原生架构安全性的前提下,可有效减少软件设计的复杂度,同时对硬件设计的复杂度和面积影响较小.此外,采用双核架构设计可以在功耗和性能之间得到更好的平衡.

摘要： ARM提出的TrustZone技术是一种系统级的安全解决方案,由于其对系统的功耗、性能和面积影响很小,目前得到了广泛的关注和应用.本文在分析TrustZone技术原理的基础上,设计了一种"通用计算"+"安全管控"的双核安全隔离SoC架构,同时对架构中的关键组件进行了解释,并详细阐述了安全启动的原理和过程.最后从设计复杂度、安全性及性能、面积、功耗等几个方面与原生TrustZone架构进行了对比分析.结果表明,所设计的双核架构不要求CPU本身具备TrustZone特性,该架构在提供不低于原生架构安全性的前提下,可有效减少软件设计的复杂度,同时对硬件设计的复杂度和面积影响较小.此外,采用双核架构设计可以在功耗和性能之间得到更好的平衡.

摘要： 用于轨道车辆的部分衬片式盘式制动器的制动衬片具有衬片支座(3)和多个摩擦元件，这些摩擦元件相对于所述衬片支座(3)可枢转地设置，其中，衬片支座(3)具有球缺形窝并且摩擦元件具有用于可枢转地引导的第一球形拱顶，每个所述摩擦元件具有贯穿衬片支座(3)的保持元件(6)，弹簧元件(7′)支承在所述保持元件上，其中，每个摩擦元件借助所述弹簧元件(7′)相对于衬片支座(3)被夹紧，所述弹簧元件或支承该弹簧元件的固定元件(8)由于头部件(63)的塑性变形被力锁合地以及形锁合地固定在保持元件(6)的容纳在衬片支座(3)的空隙部中的头部件(63)上。

摘要： 提供一种片上系统、操作片上系统的方法和包括片上系统的设备。所述操作片上系统（SoC）的方法包括使用加密密钥将原数据转换为密码数据并且将密码数据直接传送到存储器控制器，所述存储器控制器控制非易失性存储器的操作。加密密钥可以通过一次性可编程（OTP）存储器来输出。

摘要： 提供了一种片上系统，其包括时钟控制器，该时钟控制器被配置为基于至少一个功能块的工作状态从激活状态至空闲状态的改变，降低至少一个功能块的工作频率。在操作包括至少一个功能块的片上系统的方法中，基于至少一个功能块的工作状态从激活状态至空闲状态的改变，降低至少一个功能块的工作频率。降低的工作频率大于0。

摘要： 提供一种片上系统、操作片上系统的方法及具有片上系统的系统。一种数据处理系统，包括：PLL，被配置为接收参考时钟并产生公共的时钟；处理单元，被配置为基于温度、电压或工艺信息中的一个来输出操作条件数据；至少两个数据处理电路，每个数据处理电路包括：第一时钟信号发生器，被配置为接收公共的时钟信号，第一时钟信号发生器具有被配置为基于操作条件数据来调整时钟信号传输延时的第一时钟延迟调整电路；第二时钟信号发生器，被配置为接收公共的时钟信号，第二时钟信号发生器具有被配置为基于操作条件数据来调整时钟信号传输延时的第二时钟延迟调整电路。

摘要： 提供一种片上系统、操作片上系统的方法和包括片上系统的装置。所述片上系统可包括：主装置，被配置为执行动态电压和频率调节(DVFS)程序；从装置，被配置为与主装置进行通信；和/或性能监视单元，被配置为接收在指令被主装置处理时产生的第一事件，被配置为通过对第二事件的数量进行计数来产生第一计数值，第二事件的数量对应于与第一事件相关的指令的总数，并且被配置为通过对第三事件的数量进行计数来产生第二计数值，第三事件与第一事件之中的可通过主装置和从装置之间的交互被处理的第一指令相关。DVFS程序可被配置为基于第一计数值和第二计数值来产生用于控制主装置和从装置中的至少一个的DVFS的控制信号。

摘要： 本发明提供一种片上系统、操作片上系统的方法和包括片上系统的设备。所述操作片上系统（SoC）的方法包括使用加密密钥将原数据转换为密码数据并且将密码数据直接传送到存储器控制器，所述存储器控制器控制非易失性存储器的操作。加密密钥可以通过一次性可编程（OTP）存储器来输出。

摘要： 一种片上系统，包括：处理单元，包括第一处理电路和第二处理电路；连接电路，被配置为形成将所述第一处理电路和所述第二处理电路中的一个连接到外部电容器的路径；以及控制器，被配置为基于所述第一处理电路和所述第二处理电路中的至少一个的状态来控制所述连接电路。

摘要： 提供用于片上系统的功耗控制系统、片上系统和计算装置。所述功耗控制系统，包括：多个工艺传感器；功耗控制器，包括：链控制器，用于从多个工艺传感器分别收集至少一个计数值，并针对多个工艺传感器的计数值进行加权计算以确定片上系统在第一工作条件下的工艺偏差；电压和频率计算单元，用于根据工艺偏差确定片上系统要调节到的目标频率和/或目标电压；调压信号生成单元，用于根据目标电压生成用于调节片上系统的供电电压的调压信号，变频控制单元，用于根据目标频率生成用于调节片上系统的时钟频率的调频信号。这样确定的工艺偏差更加准确，从而基于该工艺偏差计算出的目标频率和目标电压也更适应当前工作条件。

摘要： 提供了片上系统(SOC)、操作片上系统的方法和存储系统。所述SOC包括安全处理器。安全处理器包括：加密/ECC编码处理器，所述加密/ECC编码处理器被配置为使用元数据对所述数据执行加密操作，并通过对加密数据和所述元数据执行ECC编码处理来生成ECC数据；解密/ECC解码处理器，所述解密/ECC解码处理器被配置为通过使用所述ECC数据执行ECC解码处理来提取所述加密数据和所述元数据，并通过使用所述元数据对所述加密数据执行解密操作来恢复所述数据；以及地址控制器，所述地址控制器被配置为接收与所述数据的存储有关的第一地址，基于所述第一地址生成第二地址，以及基于所述第二地址执行识别存储器中的用于存储所述元数据和所述ECC数据的同一区域的地址生成操作。

摘要： 公开了一种操作片上系统(SOC)的方法，该片上系统包括中央处理单元(CPU)和应用了动态电压和频率缩放(DVFS)的目标硬件。该方法包括确定目标硬件的操作方案；基于目标硬件的操作方案，设置用于将DVFS应用于目标硬件的DVFS应用方案；以及基于DVFS应用方案在目标硬件上执行DVFS。