计算机体系结构

摘要： 计算机体系结构,处于软硬这一“接口”位置,对计算机指令、硬件功能分配和对软件、硬件界面确定等,承担着基本的“规划”功能。随着摩尔定律放缓和新兴应用不断涌现,如何改进计算机体系结构来满足应用不断增长的需求,成为一个重要课题。对此,图灵奖得主约翰·轩尼诗(John Hennessy)和大卫·帕特森(David Patterson)指出了计算机体系结构未来发展趋势--“领域定制的软硬件协同设计”,并称“计算机体系结构领域将迎来下一个黄金时代”。这也是北京大学高能效计算与应用中心副教授孙广宇从研十余年以来一直在努力的方向。

摘要： 近年来,随着云计算、大数据、区块链和元宇宙等新型应用的全面普及和快速发展,对存储系统在容量、性能、可靠和安全等多个方面都提出了新的需求和技术挑战。同时,新型存储器件也不断涌现,大容量固态盘、高速持久内存等新器件对整个计算机体系结构和软件模型框架等都产生重要影响。作为计算机重要组成部分的存储正面临新应用和新器件的双重挑战,如何在计算机体系结构中高效融合新器件、充分发挥存储系统的性能优势、全面支持新兴应用是当前存储系统和器件需要解决的重要问题。本期新型存储器件与系统专题,主要介绍相关学者在这一重要领域的研究进展以及对未来发展趋势的展望与分析。天津大学的科研团队;综述了面向大数据应用的非易失性内存安全技术,重点分析了存储系统在采用非易失性内存后对系统体系结构和安全方面的影响以及所产生的新问题和新方法等;重庆大学的科研团队;综述了将计算单元临近存储器的近数据处理技术,并全面分析和研究了相关系统架构、编程框架、应用场景以及软硬件平台等;武汉理工大学的科研团队。

摘要： 处理器芯片是电子信息产业的基石,应用驱动逐渐成为后摩尔时代处理器芯片发展的一大趋势.大量直接面向应用领域的专用处理器芯片定制需求,将芯片设计推向更高抽象层次,甚至应用软件端.而依赖于现有电子设计自动化(EDA)技术,设计与制造一款处理器芯片涉及到多个环节,包括体系结构设计、外围IP模块选型、前端逻辑设计、可测试性设计、后端物理设计、流片与封装测试等,每个环节都需要相当多的资金、人力与时间投入.发展处理器芯片敏捷设计方法与关键技术,对于解决芯片设计的门槛高、投入大、周期长以及工具链被国际EDA巨头长期垄断等难题具有重大的意义.为进一步推动我国学者在处理器芯片敏捷设计领域的研究,及时报道我国学者在处理器芯片敏捷设计方面的最新研究成果,《计算机研究与发展》将于2023年6月出版计算机体系结构专题——处理器芯片敏捷设计研究,主要聚焦促进处理器芯片敏捷设计的方法理论、EDA关键技术、典型处理器芯片设计应用案例等创新性研究,欢迎相关领域的专家学者和科研人员踊跃投稿.

摘要： 针对疫情期间开展网络教学的迫切需要,结合计算机体系结构类课程晦涩难懂不易学的特点,提出一种问题导向的以参与式研讨型互动在线课堂教学为核心的特殊类型混合式教学模式,探讨疫情期间按照教学日历如期开课如何开展计算机体系结构类课程教学、如何创新性开展线上线下混合式教学等问题.

摘要： 近年来,河北大学以参加"龙芯杯"全国大学生计算机系统能力培养大赛为契机,开展面向计算机系统能力培养的教学改革与实践.通过分析教学改革现状,提出了以竞赛倒逼教学的改革思路,探讨了以竞赛倒逼教学的改革实践:在教学内容组织上分析比赛要求,建立覆盖比赛知识结构的授课内容;在实践教学上设计评分便捷的分层次实验项目,贯彻"软硬件全栈贯通"的思路;在考核方式上不局限于理论考试,引导学生把理论运用于实践.学生考核成绩、参加大赛表现等方面表明,教改活动具有显著的效果.

摘要： 混合关键系统中,具有不同安全和时间关键度的应用程序共享计算资源.由于系统中存在多种不确定性,设计者需要能同时满足功能行为确定性、时间行为可预测性和高计算性能等多重设计约束的紧致时间设计方法,对现有计算机体系结构及编程语言的理论和方法提出了新的挑战.提出支持时间语义的实时机模型RTM和时间触发指令集TTI,作为构建多层次协同的紧致时间设计方法MTTT的重要基础.最后以直升机飞控程序为例,说明RTM思想和TTI指令集的有效性.

摘要： 面向新工科建设中培养高素质复合型新工科人才要求,围绕计算机组织与体系结构课程的实践教学体系,从实验平台、实验项目、实验教材和实践教学过程方面介绍课程改革的建设内容,通过实践效果分析,说明实践教学改革措施的有效性.

摘要： "计算机体系结构"课程是面向计算机专业学生开设的一门专业基础课和必修课,具有内容抽象、实践要求高等特点.以国防科技大学计算机学院建设高水平《计算机体系结构》课程的具体实践为案例,提出以培养学生系统能力特别是解决复杂工程问题的能力为目标,进而更新教学理念,调整内容体系,改革教学方法等一系列课程建设建议.

摘要： 人工智能是现代信息社会发展的产物,在人们生产生活的各个方面已经被广泛应用。随着电子集成技术的发展,计算机硬件本身性能提高,输入设备也呈现多样性;计算机软件也逐渐向网络化、智能化的方向发展,这些变化为人工智能的发展提供了必要的条件。所以,人工智能的实现离不开计算机软件和硬件的支持。

摘要： 科学家们表示,他们已经找到量子计算机体系结构中"缺失的拼图"。据物理学家组织网近日报道,澳大利亚新南威尔士大学研究人员表示,他们发现了一项新技术,将能够控制数百万个自旋量子比特(硅量子处理器中的基本信息单元),消除了量子计算机从梦想照进现实的主要障碍。

摘要： 通过对国内外计算机体系结构课程的分析和研究,分析其相关课程实验课程的设置和安排,同时分析其相关教学实验平台的需求，根据目前体系结构教学的特点和发展趋势,总结了比较全面的计算机体系结构相关实验课程的需求,设计并实现了以高性价比FPGA为核心,大带宽的SRAM的,大容量的存储系统,具有可扩展性的能够满足目前计算机体系结构相关课程实验教学系统的硬件平台。

摘要： 本文着重分析国内外多种先进的FPGA和重构技术，并在对空间计算机体系结构深入研究的基础上，提出了基于FPGA的任务级的粗粒度可重构体系结构，还进一步规划了指令级的细粒度可重构体系结构.最后论述了一种适合于空间应用的动态可重构计算机系统模型，对其关键的体系结构设计、通讯协议设计等技术进行了说明.

摘要： 如今,随着机器学习、语音识别、人工智能、基因测序等新型大数据应用的兴起,人类面临的各类数据规模呈现爆炸式增长趋势.为了实现数据密集型应用的高效能计算,围绕新型应用展开的异构加速器相关研究已经成为计算机体系结构领域的热点.目前异构加速器的实现主要借助于专用集成电路(ASIC)、图形处理单元(GPU)、现场可编程门阵列(FPGA)等异构计算部件.在上述几种典型的异构体系结构中,基于FPGA和CGRA等可重构体系结构的异构加速器具有以下两个优点:第一,FPGA和CGRA等结构内部包含大量可配置的逻辑电路,能够满足特定应用的高性能和低功耗的运行要求,从而获得较高的效能比.第二,由于目前新型应用的种类多样、迭代速度快,而采用ASIC进行加速器设计的周期又比较长,与之相比,采用FPGA和CGRA等可重构体系结构能够快速实现原型系统,并能够根据应用和算法的迭代进行演化,具有良好的定制性和可重构特性.近年来,在体系结构的顶级国际会议上,涌现了一批以可重构体系结构为基础的异构加速器,成为学术界的研究热点.与此同时,基于FPGA的加速器平台也成为工业界关注的关键技术之一,国际知名的公司(如Intel、微软等)都将可重构计算加速器作为构建下一代异构加速器的重要平台,将其广泛应用于数据中心和嵌入式设备中.为了更好地回顾近年来的可重构计算加速器相关工作,本章将以最近的可重构计算加速器体系结构以及算法应用等高水平科研成果为基础,对国内外的相关研究热点和关注领域进行客观对比,对可重构计算加速器的优缺点和挑战进行了详细的分析和说明.由于计算机体系结构是国内外计算机领域发展差距较大的方向之一,本章将以可重构计算加速器为切入点,着重分析FPGA和可重构计算加速器等技术给国内体系结构研究人员带来的新机遇和挑战,展望加速器体系结构未来的发展趋势.本章中的相关内容希望能为我国计算机体系结构领域的研究提供参考.

摘要： 模拟技术是进行计算机体系结构设计的重要方法。循环语句形成了SCMD的程序结构,使得少量源代码产生大量的Trace和超长的运行时间。本文从源程序的这一特征出发,构建基于循环缩减的Trace简化和模拟加速方法--Rasbora.Rasbora在程序源代码中添加指令,有选择地记录循环过程中的Trace内容,从而有效地简化Trace;并且在模拟过程中,识别循环体表现的相似性,用少量的循环体模拟近似代替所有循环的运行。经过测试表明,Rasbora方法可以有效地减少Trace量,缩减模拟时间,同时保证了一定精度的要求。

摘要： 抗恶劣环境计算机是计算机体系结构与应用发展的一个重要分支，特别是在特种应用环境中，例如军事环境与背景下，野外探测与科学考察领域。本文简要回顾了抗恶劣环境计算机的发展历程，归纳总结了抗恶劣环境计算机的特点和评估标准，提出了抗恶劣环境计算机信息安全防护设计思路，最后对其今后的研究发展方向与趋势作出了展望。

摘要： 随着计算机体系结构的发展，众核体系结构越来越成为科研人员关注的焦点。众核技术的发展要求能够利用片上大规模的并行资源，高效加速应用程序的性能。本文针对科学计算中的经典程序LU分解进行了深入研究。通过仔细分析算法，指出了2D scatter算法的负载不均衡问题。我们实现了基于比特翻转异或的Bit Reverse XOR(BRX)算法，提出了一个负载均衡策略算法DABP。为了评估三种负载均衡算法的效果，提出了两种不同的评价负载均衡的函数。试验结果表明，在使用64个处理嚣核的情况下，DABP算法加速比达到46，是3个算法中性能最好的。

摘要： 随着高性能计算应用领域的不断拓展和软硬件技术的日益成熟，越来越多的中小企业和研究机构开始部署自己的高性能计算项目。本文从高性能计算机体系结构、并行编程方法、并行运行环境、高性能计算机作业管理与系统管理等角度概要描述高性能计算，着重于高性能计算相关软硬件技术的历史发展。期待本文有助于企业规划自己的高性能计算项目。

摘要： 本文首先简述了关于计算机体系结构的发展及在其上的并行编程模式。提出了现在流行的并行编程模式的不足。针对这些不足，提出了新的并行编程模式。然后叙述了在机群上实现该并行编程模式的方法。最后，根据网络存储的发展，提出了一个未来计算机体系结构的模型。

摘要： 多核多线程结构具有很强的线程级并行能力,在处理并行任务上具有很好的性能表现,对于面向实时流计算的处理器,将传统的单指令多数据与多核多线程结构结合可以有效地对高计算需求的多任务并行环境进行支持。由于存储墙的存在,多核多线程处理器往往采用乱序访存来提高存储器的吞吐率,从而减轻存储器与处理器核之间的速度不匹配问题,该方法对计算的实时性产生了严重影响。在多个线程对存储资源进行竞争时,有可能造成某个线程长时间等待存储器的情况,影响实时处理。访存所需的时间非常大,相比其他因素,乱序访存对实时性的影响也最大。因此该文针对多核多线程处理器中乱序访存严重影响计算实时性的问题,在对典型访存队列进行研究的基础上提出了一种新的访存队列构建模型。该乱序访存队列采用窗口优化算法和队列强制切换策略来控制最差情况下的访存延迟,从而保证访存的实时性。实验证明,该访存队列可以不同程度地调节最大访存延迟,与传统的乱序访存相比较,可以充分满足请求的实时性需求,而存储器有效带宽基本不受影响,为多核多线程处理器在流媒体实时计算中的应用打下了基础。

摘要： 多核多线程结构具有很强的线程级并行能力,在处理并行任务上具有很好的性能表现,对于面向实时流计算的处理器,将传统的单指令多数据与多核多线程结构结合可以有效地对高计算需求的多任务并行环境进行支持。由于存储墙的存在,多核多线程处理器往往采用乱序访存来提高存储器的吞吐率,从而减轻存储器与处理器核之间的速度不匹配问题,该方法对计算的实时性产生了严重影响。在多个线程对存储资源进行竞争时,有可能造成某个线程长时间等待存储器的情况,影响实时处理。访存所需的时间非常大,相比其他因素,乱序访存对实时性的影响也最大。因此该文针对多核多线程处理器中乱序访存严重影响计算实时性的问题,在对典型访存队列进行研究的基础上提出了一种新的访存队列构建模型。该乱序访存队列采用窗口优化算法和队列强制切换策略来控制最差情况下的访存延迟,从而保证访存的实时性。实验证明,该访存队列可以不同程度地调节最大访存延迟,与传统的乱序访存相比较,可以充分满足请求的实时性需求,而存储器有效带宽基本不受影响,为多核多线程处理器在流媒体实时计算中的应用打下了基础。

摘要： 本发明的目的是提供一种分布式存储器型计算机体系结构，这种体系结构能够实现非常高速的并行处理。计算机系统10包括：CPU模块12，多个存储器模块14，其每一个具有处理器36和RAM核34，以及多个总线集24，它们形成CPU和存储器模块之间的连接，和/或存储器模块之中的连接，使得各存储器模块按照由CPU给定的指令操作。对具有约定关系的一序列数据给定空间ID，且每一存储器模块的处理器管理至少包含所述空间ID的一个表，其自己管理的数据序列部分的逻辑地址，所述部分的长度和数据序列的长度，并且每一存储器模块的处理器确定其自己管理的数据序列的部分是否涉及接收的指令，对存储在RAM核中的数据进行处理。

摘要： 提出了一种计算机体系结构(100)和用于修改和执行(200)所述计算机程序的方法。通过根据第一数学函数(208)处理在所述程序的基本块中包括的指令来计算值。使用采用所述值作为输入的第二函数(214)修改包括原始地址的指令，使其包括修改地址。按照这种方式，在计算机程序执行期间的故障攻击将引起对控制流的干扰，从而使得这种攻击不可能成功。

摘要： 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构，公用计算模块和统一的软件单元。公用计算模块包括控制处理器，多个处理单元，由处理单元处理其程序的多个局部存储器，直接存储器存取控制器和共享主存储器。还提供了一种用于协调处理单元从共享主存储器读数据和向其写数据的同步系统和方法。提供了硬件沙箱结构，用于确保处理单元正在处理的程序中间的数据不会被破坏。

摘要： 本发明公开一种共享控制的量子计算机体系结构及其计算方法，该体系结构包括经典部分，用于进行数据的存储、读入及输出，包含输入设备、存储器及输出设备；CPU部分，用于进行指令的执行及数据的传输，包含运算器及控制器；量子部分，用于对CPU部分传输的经典部分的数据进行转化及量子运算，包含量子操控设备、量子处理器及量子测量设备；量子操控设备将接收的CPU部分传输的数据转化为量子数据及控制信息，将其送入至量子处理器中进行量子运算，最终通过量子测量设备对量子比特实施投影测量，测量的结果以比特的形式与控制器相连作为量子处理器输入，通过量子测量设备与控制器相连作为量子处理器输出。本发明提升了整体的计算效率。

摘要： 本文提供一种匹配于高性能计算机体系结构的非结构网格数据管理方法，方法包括：根据多物理耦合过程，确定非结构网格数据结构；将非结构网格数据结构映射到高性能计算机体系结构中；确定非结构网格数据结构的过程包括：构造由多种非结构网格单元组成的联邦层；对联邦层进行划分，得到邦员层和邦员层间邻接关系；对邦员层进行克隆，得到网格层和网格层间的邻接关系；对网格层进行逐层不重叠的剖分处理，得到逐层嵌套的剖分层及剖分层间的邻接关系；针对最后一次剖分得到的剖分层，对网格单元定义多物理耦合过程中的物理量。本文可以支持任意非结构网格单元类型与复杂拓扑结构，可大幅提升的数值计算效率。

摘要： 一方面，本申请针对用于基于飞蜂窝的应用程序的开发和管理的通信网络、计算机体系结构、计算机实施的方法和计算机程序产品。一方面，所述通信网络可包括：至少一个飞蜂窝；移动运营商网络；以及集成在所述移动运营商网络中的计算机体系结构，其中，所述计算机体系结构可操作用于支持用于至少一个飞蜂窝的至少一个基于飞蜂窝的应用程序的开发和生命周期管理。

摘要： 本发明的目的是提供一种分布式存储器型计算机体系结构,这种体系结构能够实现非常高速的并行处理。计算机系统10包括:CPU模块12,多个存储器模块14,其每一个具有处理器36和RAM核34,以及多个总线集24,它们形成CPU和存储器模块之间的连接,和/或存储器模块之中的连接,使得各存储器模块按照由CPU给定的指令操作。对具有约定关系的一序列数据给定空间ID,且每一存储器模块的处理器管理至少包含所述空间ID的一个表,其自己管理的数据序列部分的逻辑地址,所述部分的长度和数据序列的长度,并且每一存储器模块的处理器确定其自己管理的数据序列的部分是否涉及接收的指令,对存储在RAM核中的数据进行处理。

摘要： 提出了一种计算机体系结构(100)和用于修改和执行(200)所述计算机程序的方法。通过根据第一数学函数(208)处理在所述程序的基本块中包括的指令来计算值。使用采用所述值作为输入的第二函数(214)修改包括原始地址的指令，使其包括修改地址。按照这种方式，在计算机程序执行期间的故障攻击将引起对控制流的干扰，从而使得这种攻击不可能成功。

摘要： 本发明公开一种共享控制的量子计算机体系结构及其计算方法，该体系结构包括经典部分，用于进行数据的存储、读入及输出，包含输入设备、存储器及输出设备；CPU部分，用于进行指令的执行及数据的传输，包含运算器及控制器；量子部分，用于对CPU部分传输的经典部分的数据进行转化及量子运算，包含量子操控设备、量子处理器及量子测量设备；量子操控设备将接收的CPU部分传输的数据转化为量子数据及控制信息，将其送入至量子处理器中进行量子运算，最终通过量子测量设备对量子比特实施投影测量，测量的结果以比特的形式与控制器相连作为量子处理器输入，通过量子测量设备与控制器相连作为量子处理器输出。本发明提升了整体的计算效率。

摘要： 本文提供一种匹配于高性能计算机体系结构的非结构网格数据管理方法，方法包括：根据多物理耦合过程，确定非结构网格数据结构；将非结构网格数据结构映射到高性能计算机体系结构中；确定非结构网格数据结构的过程包括：构造由多种非结构网格单元组成的联邦层；对联邦层进行划分，得到邦员层和邦员层间邻接关系；对邦员层进行克隆，得到网格层和网格层间的邻接关系；对网格层进行逐层不重叠的剖分处理，得到逐层嵌套的剖分层及剖分层间的邻接关系；针对最后一次剖分得到的剖分层，对网格单元定义多物理耦合过程中的物理量。本文可以支持任意非结构网格单元类型与复杂拓扑结构，可大幅提升的数值计算效率。