掌桥科研
一站式科研服务平台
科技查新
收录引用
专题文献检索
外文数据库(机构版)
更多产品
首页
成为会员
我要充值
退出
我的积分:
中文会员
开通
中文文献批量获取
外文会员
开通
外文文献批量获取
我的订单
会员中心
我的包量
我的余额
登录/注册
文献导航
中文期刊
>
中文会议
>
中文学位
>
中国专利
>
外文期刊
>
外文会议
>
外文学位
>
外国专利
>
外文OA文献
>
外文科技报告
>
中文图书
>
外文图书
>
工业技术
基础科学
医药卫生
农业科学
教科文艺
经济财政
社会科学
哲学政法
其他
工业技术
基础科学
医药卫生
农业科学
教科文艺
经济财政
社会科学
哲学政法
其他
自然科学总论
数学、物理、化学、力学
天文学、地球科学
生物科技
医学、药学、卫生
航空航天、军事
农林牧渔
机械、仪表工业
化工、能源
冶金矿业
电子学、通信
计算机、自动化
土木、建筑、水利
交通运输
轻工业技术
材料科学
电工技术
一般工业技术
环境科学、安全科学
图书馆学、情报学
社会科学
其他
马克思主义、列宁主义、毛泽东思想、邓小平理论
哲学、宗教
社会科学总论
政治、法律
军事
经济
文化、科学、教育、体育
语言、文字
文学
艺术
历史、地理
自然科学总论
数理科学和化学
天文学、地球科学
生物科学
医药、卫生
农业科学
工业技术
交通运输
航空、航天
环境科学、安全科学
综合性图书
自然科学总论
数学、物理、化学、力学
天文学、地球科学
生物科技
医学、药学、卫生
航空航天、军事
农林牧渔
机械、仪表工业
化工、能源
冶金矿业
电子学、通信
计算机、自动化
土木、建筑、水利
交通运输
轻工业技术
材料科学
电工技术
一般工业技术
环境科学、安全科学
图书馆学、情报学
社会科学
其他
自然科学总论
数学、物理、化学、力学
天文学、地球科学
生物科技
医学、药学、卫生
航空航天、军事
农林牧渔
机械、仪表工业
化工、能源
冶金矿业
电子学、通信
计算机、自动化
土木、建筑、水利
交通运输
轻工业技术
电工技术
一般工业技术
环境科学、安全科学
图书馆学、情报学
社会科学
其他
自然科学总论
数学、物理、化学、力学
天文学、地球科学
生物科技
医学、药学、卫生
航空航天、军事
农林牧渔
机械、仪表工业
化工、能源
冶金矿业
电子学、通信
计算机、自动化
土木、建筑、水利
交通运输
轻工业技术
材料科学
电工技术
一般工业技术
环境科学、安全科学
图书馆学、情报学
社会科学
其他
美国国防部AD报告
美国能源部DE报告
美国航空航天局NASA报告
美国商务部PB报告
外军国防科技报告
美国国防部
美国参联会主席指示
美国海军
美国空军
美国陆军
美国海军陆战队
美国国防技术信息中心(DTIC)
美军标
美国航空航天局(NASA)
战略与国际研究中心
美国国土安全数字图书馆
美国科学研究出版社
兰德公司
美国政府问责局
香港科技大学图书馆
美国海军研究生院图书馆
OALIB数据库
在线学术档案数据库
数字空间系统
剑桥大学机构知识库
欧洲核子研究中心机构库
美国密西根大学论文库
美国政府出版局(GPO)
加利福尼亚大学数字图书馆
美国国家学术出版社
美国国防大学出版社
美国能源部文献库
美国国防高级研究计划局
美国陆军协会
美国陆军研究实验室
英国空军
美国国家科学基金会
美国战略与国际研究中心-导弹威胁网
美国科学与国际安全研究所
法国国际关系战略研究院
法国国际关系研究所
国际宇航联合会
美国防务日报
国会研究处
美国海运司令部
北约
盟军快速反应部队
北约浅水行动卓越中心
北约盟军地面部队司令部
北约通信信息局
北约稳定政策卓越中心
美国国会研究服务处
美国国防预算办公室
美国陆军技术手册
一般OA
科技期刊论文
科技会议论文
图书
科技报告
科技专著
标准
其它
美国卫生研究院文献
分子生物学
神经科学
药学
外科
临床神经病学
肿瘤学
细胞生物学
遗传学
公共卫生&环境&职业病
应用微生物学
全科医学
免疫学
动物学
精神病学
兽医学
心血管
放射&核医学&医学影像学
儿科
医学进展
微生物学
护理学
生物学
牙科&口腔外科
毒理学
生理学
医院管理
妇产科学
病理学
生化技术
胃肠&肝脏病学
运动科学
心理学
营养学
血液学
泌尿科学&肾病学
生物医学工程
感染病
生物物理学
矫形
外周血管病
药物化学
皮肤病学
康复学
眼科学
行为科学
呼吸学
进化生物学
老年医学
耳鼻喉科学
发育生物学
寄生虫学
病毒学
医学实验室检查技术
生殖生物学
风湿病学
麻醉学
危重病护理
生物材料
移植
医学情报
其他学科
人类生活必需品
作业;运输
化学;冶金
纺织;造纸
固定建筑物
机械工程;照明;加热;武器;爆破
物理
电学
人类生活必需品
作业;运输
化学;冶金
纺织;造纸
固定建筑物
机械工程;照明;加热;武器;爆破
物理
电学
马克思主义、列宁主义、毛泽东思想、邓小平理论
哲学、宗教
社会科学总论
政治、法律
军事
经济
文化、科学、教育、体育
语言、文字
文学
艺术
历史、地理
自然科学总论
数理科学和化学
天文学、地球科学
生物科学
医药、卫生
农业科学
工业技术
交通运输
航空、航天
环境科学、安全科学
综合性图书
主题
主题
题名
作者
关键词
摘要
高级搜索 >
外文期刊
外文会议
外文学位
外国专利
外文图书
外文OA文献
中文期刊
中文会议
中文学位
中国专利
中文图书
外文科技报告
清除
历史搜索
清空历史
首页
>
外文会议
>
其他
>
IEEE VLSI Test Symposium
IEEE VLSI Test Symposium
召开年:
召开地:
出版时间:
-
会议文集:
-
会议论文
热门论文
全部论文
全选(
0
)
清除
导出
1.
Cost-driven selection of parity trees
机译:
成本驱动的奇偶阶段选择
作者:
Almukhaizim S.
;
Drineas P.
;
Makris Y.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
parity check codes;
entropy codes;
linear programming;
integer programming;
Monte Carlo methods;
cost driven selection;
parity tree selection;
lossless compaction;
circuit output responses;
off-chip storage;
on-chip generation;
parity prediction functions;
entropy;
cost minimisation;
Monte Carlo methods;
integer linear programming;
hardware reduction;
hardware cost;
2.
Memory BIST using ESP
机译:
内存正在使用ESP
作者:
Xiaogang Du
;
Reddy S.M.
;
Ross D.E.
;
Wu-Tung Cheng
;
Rayhawk J.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
built-in self test;
integrated memory circuits;
logic testing;
boundary scan testing;
delays;
timing;
multiplexing equipment;
memory BIST;
built in self test;
exercising system paths;
timing;
scan cells;
delay faults;
BIST controller;
transition faults;
MUX delay;
3.
An approach to the built-in self-test of field programmable analog arrays
机译:
一种现场可编程模拟数组的内置自测的方法
作者:
Balen T.
;
Andrade A. Jr.
;
Azais F.
;
Lubaszewski M.
;
Renovell M.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
built-in self test;
field programmable analogue arrays;
automatic test equipment;
logic analysers;
fault diagnosis;
built-in self-test;
field programmable analog arrays;
oscillation test;
FPAA;
test stimuli generation;
output response analyzer;
automatic test equipment;
parametric fault detection;
4.
Hybrid BIST for system-on-a-chip using an embedded FPGA core
机译:
使用嵌入式FPGA核心的芯片混合BIST
作者:
Zeng G.
;
Ito H.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
built-in self test;
system-on-chip;
field programmable gate arrays;
integrated circuit testing;
logic testing;
hybrid BIST;
hybrid built-in self test;
SOC test;
system-on-chip test;
embedded FPGA core;
pseudorandom test patterns;
integrated circuit testing;
benchmark test;
fault coverage;
hardware overhead;
mission logic;
deterministic test patterns generator;
5.
Defect-aware SOC test scheduling
机译:
缺陷感知SoC测试计划
作者:
Larsson E.
;
Pouget J.
;
Peng Z.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
system-on-chip;
integrated circuit testing;
probability;
scheduling;
SOC test scheduling;
system-on-chip designs;
probability;
defect detection;
chip production test;
test bus structures;
sequential scheduling;
concurrent scheduling;
integrated circuit testing;
6.
A Statistical Fault Coverage Metric for Realistic Path Delay Faults
机译:
实际路径延迟故障的统计故障覆盖度量
作者:
Wangqi Qiu
;
Xiang Lu
;
Jing Wang
;
Zhuo Li
;
D. M. H. Walker
;
Weiping Shi
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
7.
Boundary scan for 5-GHz RF pins using LC isolation networks
机译:
使用LC隔离网络的5-GHz RF引脚的边界扫描
作者:
Tian-Wei Huang
;
Pei-Si Wu
;
Ren-Chieh Liu
;
Jeng-Han Tsai
;
Huei Wang
;
Tzi-Dar Chiueh
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
boundary scan testing;
radiofrequency integrated circuits;
radiofrequency amplifiers;
integrated circuit testing;
system-on-chip;
CMOS integrated circuits;
boundary scan test;
RF pins;
LC isolation networks;
densely packed digital electronics;
RF circuit structural defects;
digital boundary scan cell;
amplifier;
CMOS integrated circuits;
RF SOC;
gain degradation;
RF devices;
parasitic loading problems;
structural test solution;
RFIC;
RF performance degradation;
5 GHz;
0.4 dB;
8.
New test methodology for resistive open defect detection in memory address decoders
机译:
内存地址解码器中电阻打开缺陷检测的新测试方法
作者:
Azimane M.
;
Majhi A.K.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
CMOS memory circuits;
fault simulation;
design for testability;
integrated circuit testing;
logic testing;
resistive open defect detection;
CMOS memory address decoders;
intragate resistive open defects;
fault coverage;
March tests;
test pattern sequences;
duty cycle;
self timed memories;
DFT technique;
defect oriented test;
fault dictionary;
bit map fail data;
9.
A scalable on-chip jitter extraction technique
机译:
可扩展的片上抖动提取技术
作者:
Chee-Kian Ong
;
Dongwoo Hong
;
Kwang-Ting Cheng
;
Wang L.-C.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
system-on-chip;
spectral analysis;
timing jitter;
signal sampling;
time measurement;
scalable on-chip jitter extraction technique;
spectral information extraction;
on-chip single shot period measurement techniques;
jitter spectral analysis;
timing measurement circuit;
sinusoidal jitter estimation;
random jitter estimation;
10.
Excitation, Observation, and ELF-MD: Optimization Criteria for High Quality Test Sets
机译:
激励,观察和ELF-MD:优质测试集的优化标准
作者:
Jennifer Dworak
;
David Dorsey
;
Amy Wang
;
M. Ray Mercer
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
11.
Boundary Scan for 5-GHz RF Pins Using LC Isolation Networks
机译:
使用LC隔离网络的5-GHz RF引脚的边界扫描
作者:
Tian-Wei Huang
;
Pei-Si Wu
;
Ren-Chieh Liu
;
Jeng-Han Tsai
;
Huei Wang
;
Tzi-Dar Chiueh
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
12.
Soft Delay Error Effects in CMOS Combinational Circuits
机译:
CMOS组合电路中的软延迟误差效果
作者:
Balkaran S. Gill
;
Chris Papachristou
;
Francis G. Wolff
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
Soft delay;
Soft errors;
Single event upsets (SEUs);
Soft error rate (SER);
13.
WHAT DOES ROBUST TESTING A SUBSET OF PATHS, TELL US ABOUT THE UNTESTED PATHS IN THE CIRCUIT?
机译:
什么是强大的测试路径的子集,告诉我们电路中未经测试的路径?
作者:
Manish Sharma
;
Janak H. Patel
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
14.
Designing reconfigurable multiple scan chains for systems-on-chip
机译:
为片上系统设计可重新配置的多扫描链
作者:
Quasem Md.S.
;
Gupta S.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
reconfigurable architectures;
system-on-chip;
boundary scan testing;
logic partitioning;
integrated circuit design;
reconfigurable multiple scan chain design;
systems-on-chip;
wrapper cells partitioning;
internal scan registers;
bypass control signals;
integrated circuit design;
test application scheme;
hardware costs;
15.
System-level testing of RF transmitter specifications using optimized periodic bitstreams
机译:
使用优化的定期比特流的RF发射器规范的系统级测试
作者:
Bhattacharya S.
;
Srinivasan G.
;
Cherubal S.
;
Halder A.
;
Chatterjee A.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
radio transmitters;
adjacent channel interference;
telecommunication equipment testing;
system level testing;
RF transmitter specifications;
optimized periodic bitstreams;
integrated transmitter;
optimum bit-sequence;
magnitude reduction;
adjacent channel interference;
16.
Generalized Sensitization using Fault Tuples
机译:
使用故障元组的广义致敏
作者:
Sounil Biswas
;
Kumar N. Dwarakanath
;
R. D. (Shawn) Blanton
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
Fault simulation;
Fault model;
Multiple path sensitization;
Robust test;
Hazard-free test;
17.
Defect-Aware SOC Test Scheduling
机译:
缺陷感知SoC测试计划
作者:
Erik Larsson
;
Mien Pouget
;
Zebo Peng
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
18.
System-level Testing of RF Transmitter Specifications Using Optimized Periodi Bitstreams
机译:
使用优化的句点比特流的RF发射器规范的系统级测试
作者:
Soumendu Bhattacharya
;
Ganesh Srinivasan
;
Sasikumar Cherubal
;
Achintya Haider
;
Abhijit Chatterjee
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
19.
March iC-: an improved version of March C- for ADOFs detection
机译:
3月IC-:3月C-改进版本,用于ADOFS检测
作者:
Dilillo L.
;
Girard P.
;
Pravossoudovitch S.
;
Virazel A.
;
Borri S.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
SRAM chips;
fault location;
integrated circuit testing;
logic testing;
March iC-;
March C-;
resistive address decoder open faults detection;
March test;
SRAM memories;
read-write data sequence;
20.
A dual-mode built-in self-test technique for capacitive MEMS devices
机译:
一种用于电容MEMS设备的双模内置自检技术
作者:
Xingguo Xiong
;
Yu-Liang Wu
;
Wen-Ben Jone
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
built-in self test;
micromechanical devices;
accelerometers;
dual mode built-in self-test;
capacitive MEMS devices;
capacitance plates;
electrostatic activation;
capacitance sensing;
surface micromachined MEMS devices;
bulk micromachined MEMS devices;
accelerometers;
sensitivity BIST method;
symmetry BIST method;
21.
Generating At-Speed array fail maps with low-speed ATE
机译:
生成具有低速ate的速度阵列失败映射
作者:
Nelms M.
;
Gorman K.
;
Anand D.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
automatic test equipment;
built-in self test;
logic testing;
integrated memory circuits;
design for testability;
fault diagnosis;
At-speed array fail maps;
embedded memory fail maps;
At-speed test clocks;
ATE;
automated test equipment;
fail data collection;
BIST engine;
on-chip clock frequency multiplication;
logic tester;
22.
Changing the scan enable during shift
机译:
在换档期间更改扫描启用
作者:
Sitchinava N.
;
Gizdarski E.
;
Samaranayake S.
;
Neuveux F.
;
Kapur R.
;
Williams T.W.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
boundary scan testing;
design for testability;
automatic test pattern generation;
scan enable signal;
reconfigurable shared scan-in architecture;
scan configuration signals;
scan operation;
scan chains;
shift cycle;
test coverage;
test data signal;
test pattern;
industrial circuits;
automatic test pattern generation;
23.
The Pros and Cons of Very-Low-Voltage Testing: An Analysis based on Resistive Bridging Faults
机译:
低压测试的优点和缺点:基于电阻桥接故障的分析
作者:
Piet Engelke
;
Ilia Polian
;
Michel Renovell
;
Bharath Seshadri
;
Bernd Becker
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
Very-Low-Voltage testing;
Resistive short defects;
24.
Planar high performance ring generators
机译:
平面高性能振铃发电机
作者:
Mrugalski G.
;
Mukherjee N.
;
Rajski J.
;
Tyszer J.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
phase shifters;
delays;
logic testing;
planar high performance ring generators;
pseudorandom test pattern generators;
on-chip test data decompressors;
routing properties;
propagation delays;
phase shifters;
25.
Multi-Modal Built-in Self-Test for Symmetric Microsystems
机译:
对称微系统的多模态内置自检
作者:
Nilmoni Deb
;
R. D. (Shawn) Blanton
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
26.
Wafer-level RF Test and DfT for VCO Modulating Transceiver Architectures
机译:
VCO调制收发器架构的晶圆级RF测试和DFT
作者:
Sule Ozev
;
Christian Olgaard
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
27.
Sensing temperature in CMOS circuits for thermal testing
机译:
热试验中CMOS电路中的温度
作者:
Altet J.
;
Rubio A.
;
Salhi A.
;
Galvez J.L.
;
Dilhaire S.
;
Syal A.
;
Ivanov A.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
CMOS integrated circuits;
integrated circuit testing;
temperature measurement;
temperature sensors;
built-in self test;
failure analysis;
light interferometry;
CMOS integrated circuits;
thermal testing;
IC testing;
CMOS built-in temperature sensor;
temperature measurement;
failure analysis;
light interferometry;
28.
Built-in Current Sensor for △I{sub}(DDQ) Testing of Deep Submicron Digital CMOS ICs
机译:
用于△I{Sub}(DDQ)测试的内置电流传感器的深度亚微米数字CMOS IC
作者:
Josep Rius Vazquez
;
Jose Pineda de Gyvez
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
29.
Logic BIST using constrained scan cells
机译:
使用受限扫描单元的逻辑BIST
作者:
Lai L.
;
Rinderknecht T.
;
Wu-Tung Cheng
;
Patel J.H.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
built-in self test;
logic testing;
fault diagnosis;
automatic test pattern generation;
boundary scan testing;
logic BIST;
constrained scan cells;
built-in self test;
control point insertion technique;
ATPG;
automatic test pattern generation;
circuit under test;
controllability;
stuck-at faults;
fault coverage;
fault detection;
30.
A diversified memory built-in self-repair approach for nanotechnologies
机译:
用于纳米技术的多元化内存自修复方法
作者:
Nicolaidis M.
;
Achouri N.
;
Anghel L.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
CMOS memory circuits;
nanotechnology;
error correction codes;
fault simulation;
built-in self test;
memory built-in self repair;
BISR;
nanotechnologies;
defect densities;
submicron scaling;
CMOS process generations;
memory repair;
ECC codes;
statistical fault injection simulations;
hardware cost;
diversified repair;
31.
The pros and cons of very-low-voltage testing: an analysis based on resistive bridging faults
机译:
低压测试的优点和缺点:基于电阻桥接故障的分析
作者:
Engelke P.
;
Polian I.
;
Renovell M.
;
Seshadri B.
;
Becker B.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
integrated circuit testing;
logic testing;
fault diagnosis;
very low voltage testing;
resistive bridging faults;
reduced power supply voltage;
resistive short defects;
probabilistic model;
undetectable defects;
flaws;
performance degradation;
defect coverage;
circuit coverage loss;
32.
An Approach to the Built-in Self-Test of Field Programmable Analog Arrays
机译:
一种现场可编程模拟数组的内置自测的方法
作者:
T. Balen
;
A. Andrade Jr.
;
F. Azais
;
M. Lubaszewski
;
M. Renovell
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
33.
Delay defect screening using process monitor structures
机译:
使用过程监视器结构延迟缺陷筛选
作者:
Mitra S.
;
Volkerink E.
;
McCluskey E.J.
;
Eichenberger S.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
delays;
integrated circuit testing;
system-on-chip;
oscillators;
process monitoring;
digital signal processing chips;
fault diagnosis;
delay defect screening;
process monitor structures;
delay test data;
test chips;
on-chip ring oscillators;
transition fault testing;
digital signal processing chips;
34.
Feature Extraction Based Built-in Alternate Test of RF Components Using a Noise Reference
机译:
使用噪声参考的RF组件的特征基于备用测试的内置备用测试
作者:
Selim Sermet Akbay
;
Abhijit Chatterjee
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
35.
An On-Chip Transfer Function Characterization System for Analog Built-in Testing
机译:
模拟内置测试的片上传输功能表征系统
作者:
Alberto Valdes-Garcia
;
Jose Silva-Martinez
;
Edgar Sanchez-Sinencio
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
36.
Effects of bit line coupling on the faulty behavior of DRAMs
机译:
位线耦合对DRAM缺陷行为的影响
作者:
Al-Ars Z.
;
Hamdioui S.
;
van de Goor Ad.J.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
DRAM chips;
fault simulation;
SPICE;
two bit line coupling mechanisms;
DRAM;
dynamic random access memory;
pre-sense coupling effects;
post-sense coupling effects;
simulation based fault analysis;
SPICE simulation model;
simulation program with integrated circuit emphasis;
37.
Detection of Temperature Sensitive Defects Using ZTC
机译:
使用ZTC检测温度敏感缺陷
作者:
Ethan Long
;
W. Robert Daasch
;
Robert Madge
;
Brady Benware
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
38.
Changing the Scan Enable during Shift
机译:
在换档期间更改扫描启用
作者:
Nodari Sitchinava
;
Samitha Samaranayake
;
Rohit Kapur
;
Emil Gizdarski
;
Fredric Neuveux
;
T. W. Williams
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
39.
Defects and Faults in Quantum Cellular Automata at Nano Scale
机译:
纳米量表中量子蜂窝自动机中的缺陷和故障
作者:
Mehdi Baradaran Tahoori
;
Mariam Momenzadeh
;
Jing Huang
;
Fabrizio Lombardi
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
40.
Memory BIST Using ESP
机译:
内存正在使用ESP
作者:
Xiaogang Du
;
Sudhakar M. Reddy
;
Don E. Ross
;
Wu-Tung Cheng
;
Joseph Rayhawk
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
41.
A Diversified Memory Built-in Self-Repair Approach for Nanotechnologies
机译:
用于纳米技术的多元化内存自修复方法
作者:
Michael Nicolaidis
;
Nadir Achouri
;
Lorena Anghel
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
Memory repair;
High defect densities;
Nanotechnologies;
ECC codes;
Word repair;
42.
A Scalable On-Chip Jitter Extraction Technique
机译:
可扩展的片上抖动提取技术
作者:
Chee-Kian Ong
;
Dongwoo Hong
;
Kwang-Ting (Tim) Cheng
;
Li-C Wang
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
43.
March iC-: An Improved Version of March C- for ADOFs Detection
机译:
3月IC-:3月C-改进版本,用于ADOFS检测
作者:
L. Dilillo
;
P. Girard
;
S. Pravossoudovitch
;
A. Virazel
;
S. Borri
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
44.
Fault Simulation Model for i{sub}(DDT) Testing: An Investigation
机译:
I {SUB}(DDT)测试的故障仿真模型:调查
作者:
Abhishek Singh
;
Chintan Patel
;
Jim Plusquellic
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
45.
An Experimental Study of N-Detect Scan ATPG Patterns on a Processor
机译:
N检测扫描ATPG图案在处理器上的实验研究
作者:
Srikanth Venkataraman
;
Srihari Sivaraj
;
Enamul Amyeen
;
Sangbong Lee
;
Ajay Ojha
;
Ruifeng Quo
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
46.
Fault simulation model for i/sub DDT/ testing: an investigation
机译:
I / SUB DDT /测试故障仿真模型:调查
作者:
Singh A.
;
Patel C.
;
Plusquellic J.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
fault simulation;
automatic test pattern generation;
computational complexity;
transient response;
production testing;
fault simulation;
i/sub DDT/ testing;
production test flow;
ATPG;
computational complexity;
resistive defect detection;
chip under test;
impulse response based method;
transient simulations;
fault coverage;
47.
Robust testing a subset of paths - untested paths in the circuit
机译:
强大地测试路径的子集 - 电路中未测试的路径
作者:
Sharma M.
;
Patel J.H.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
delays;
integrated circuit testing;
integrated circuit modelling;
circuit optimisation;
logic testing;
robust testing;
untested circuit path;
distributed delay defects coverage;
sensitizable paths;
linear constraints;
edge delays;
circuit delay;
benchmark circuits;
circuit optimisation;
48.
On new current signatures and adaptive test technique combination
机译:
新电流签名与自适应测试技术组合
作者:
Thibeault C.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
integrated circuit testing;
CMOS integrated circuits;
integrated circuit measurement;
electric current measurement;
adaptive test technique;
current signatures;
current based test techniques;
I/sub DDQ/ test patterns;
yield losses;
I/sub DDQ/ measurements;
weak resistive active defects;
weak resistive passive defects;
49.
Built-in current sensor for /spl Delta/I/sub DDQ/ testing of deep submicron digital CMOS ICs
机译:
用于/ SPL DELTA / I / SUB DDQ / DEAD SIMMICRON数字CMOS IC的内置电流传感器
作者:
Vazquez J.R.
;
Pineda de Gyvez J.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
CMOS digital integrated circuits;
electric sensing devices;
integrated circuit testing;
deep submicron digital CMOS IC;
built-in current sensor;
/spl Delta/I/sub DDQ/ testing;
defect-free circuits;
defect detection;
IC test chip;
transistors;
0.18 micron;
250 MHz;
1 muA;
1 mA;
50.
BIST technique by equally spaced test vector sequences
机译:
BIST技术等于间隔的测试载体序列
作者:
Manich S.
;
Garcia L.
;
Balado L.
;
Lupon E.
;
Rius J.
;
Rodriguez R.
;
Figueras J.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
built-in self test;
automatic test pattern generation;
logic circuits;
digital arithmetic;
random number generation;
BIST;
built-in self test;
arithmetic additive test pattern generators;
pseudo random generators;
test vectors;
standard ALU;
iterative addition;
51.
GHz RF Front-end Bandwidth Time Domain Measurement
机译:
GHz RF前端带宽时域测量
作者:
Qi Wang
;
Yi Tang
;
Mani Soma
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
52.
On New Current Signatures and Adaptive Test Technique Combination
机译:
新电流签名与自适应测试技术组合
作者:
C. Thibeault
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
53.
Efficient ATPG for design validation based on partitioned state exploration histories
机译:
基于分区型勘探历史的设计验证有效ATPG
作者:
Wu Q.
;
Hsiao M.S.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
automatic test pattern generation;
sequential circuits;
genetic algorithms;
logic partitioning;
data flow graphs;
ATPG;
partitioned state exploration;
state partitioning;
test stimulus generation;
test vector generation;
transition exploration;
partial state transition graphs;
sequential circuits;
genetic algorithm;
execution time;
54.
Logic BIST Using Constrained Scan Cells
机译:
使用受限扫描单元的逻辑BIST
作者:
LiyangLai
;
Thomas Rinderknecht
;
Wu-Tung Cheng
;
Janak H. Patel
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
55.
An on-chip transfer function characterization system for analog built-in testing
机译:
模拟内置测试的片上传输功能表征系统
作者:
Valdes-Garcia A.
;
Silva-Martinez J.
;
Sanchez-Sinencio E.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
CMOS analogue integrated circuits;
built-in self test;
integrated circuit testing;
phase detectors;
signal generators;
transfer functions;
system-on-chip;
on-chip transfer function characterization system;
analog built-in testing;
analog circuits;
phase detector;
amplitude detector;
signal generator;
circuit under test;
CUT;
CMOS technology;
circuit level design;
programmable gain amplifier;
0.35 micron;
56.
A Dual-Mode Built-in Self-Test Technique for Capacitive MEMS Devices
机译:
一种用于电容MEMS设备的双模内置自检技术
作者:
Xingguo Xiong
;
Yu-Liang Wu
;
Wen-Ben Jone
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
57.
An experimental study of N-detect scan ATPG patterns on a processor
机译:
N检测扫描ATPG图案在处理器上的实验研究
作者:
Venkataraman S.
;
Sivaraj S.
;
Amyeen E.
;
Sangbong Lee
;
Ojha A.
;
Ruifeng Guo
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
automatic test pattern generation;
fault simulation;
microprocessor chips;
production testing;
iterative methods;
ATPG scan patterns;
microprocessor chips;
test quality;
test set;
test time;
lntel/spl reg/ Pentium/spl reg/ 4 processor;
silicon data;
production test;
fault simulation;
58.
BIST Technique by Equally Spaced Test Vector Sequences
机译:
BIST技术等于间隔的测试载体序列
作者:
S. Manich
;
L. Garcia
;
L. Balado
;
E. Lupon
;
J. Rius
;
R. Rodriguez
;
J. Figueras
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
59.
Design of Wireless Sub-Micron Characterization System
机译:
无线亚微米特性系统的设计
作者:
Brian Moore
;
Chris Backhouse
;
Martin Margala
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
Low-voltage;
Low-power-design;
CMOS;
Faults;
Mixed-signal;
Communication;
60.
Testing Systems Wirelessly
机译:
无线测试系统
作者:
Hans Eberle
;
Arvinderpal Wander
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
61.
Built-in current sensor for /spl Delta/I/sub DDQ/ testing of deep submicron digital CMOS ICs
机译:
用于/ SPL DELTA / I / SUB DDQ / DEAD SIMMICRON数字CMOS IC的内置电流传感器
作者:
Vazquez J.R.
;
Pineda de Gyvez J.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
CMOS digital integrated circuits;
electric sensing devices;
integrated circuit testing;
deep submicron digital CMOS IC;
built-in current sensor;
/spl Delta/I/sub DDQ/ testing;
defect-free circuits;
defect detection;
IC test chip;
transistors;
0.18 micron;
250 MHz;
1 muA;
1 mA;
62.
Testing systems wirelessly
机译:
无线测试系统
作者:
Eberle H.
;
Wander A.
;
Gura N.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
radio networks;
fault diagnosis;
integrated circuit testing;
wireless testing systems;
wireless communication;
nonintrusive testing;
hierarchical wiring;
daisy chained wiring;
fault diagnosis;
joint test action group;
63.
Prediction of analog performance parameters using oscillation based test
机译:
基于振荡的测试预测模拟性能参数
作者:
Raghunathan A.
;
Hong Joong Shin
;
Abraham J.A.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
mixed analogue-digital integrated circuits;
analogue integrated circuits;
circuit testing;
circuit oscillations;
regression analysis;
fault diagnosis;
analog performance parameter;
predictive oscillation based test;
CUT;
mixed signal integrated circuits;
analog integrated circuits;
fault detection;
circuit under test;
adaptive regression model;
oscillation measurements;
64.
ELF-Murphy Data on Defects and Test Sets
机译:
ELF-MURPHY关于缺陷和测试集的数据
作者:
E. J. McCluskey
;
Ahmad Al-Yamani
;
James C.-M. Li
;
Chao-Wen Tseng
;
Erik Volkerink
;
Francois-Fabien Ferhani
;
Edward Li
;
Subhasish Mitra
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
65.
New Test Methodology for Resistive Open Defect Detection in Memory Address Decoders
机译:
内存地址解码器中电阻打开缺陷检测的新测试方法
作者:
Mohamed Azimane
;
Ananta K. Majhi
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
66.
A methodology for design and evaluation of redundancy allocation algorithms
机译:
冗余分配算法的设计与评估方法
作者:
Shoukourian S.
;
Vardanian V.A.
;
Zorian Y.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
built-in self test;
redundancy;
SRAM chips;
integrated circuit testing;
built in redundancy allocation algorithm;
memory devices;
BIST;
hardware/time complexity;
SRAM memory;
self test and repair;
67.
Reducing Embedded SRAM Test Time under Redundancy Constraints
机译:
在冗余约束下减少嵌入的SRAM测试时间
作者:
Baosheng Wang
;
Josh Yang
;
James Cicalo
;
Andre Ivanov
;
Yervant Zorian
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
Embedded SRAMs;
March Tests;
Memory testing;
Memory Test Time;
Memory Redundancy;
68.
3-Stage Variable Length Continuous-Flow Scan Vector Decompression Scheme
机译:
3级可变长度连续流量扫描矢量减压方案
作者:
C. V. Krishna
;
Nur A. Touba
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
69.
Razor: A Tool for Post-Silicon Scan ATPG Pattern Debug and Its Application
机译:
剃刀:用于后硅扫描ATPG模式调试及其应用的工具
作者:
Debashis Nayak
;
Srikanth Venkataraman
;
Paul Thadikaran
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
70.
Effects of Bit Line Coupling on the Faulty Behavior of DRAMs
机译:
位线耦合对DRAM缺陷行为的影响
作者:
Zaid Al-Ars
;
Said Hamdioui
;
Ad J. van de Goor
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
DRAMs;
Bit line coupling;
Faulty behavior;
Data backgrounds;
Spice simulation;
71.
Wafer-level RF test and DfT for VCO modulating transceiver architectures
机译:
VCO调制收发器架构的晶圆级RF测试和DFT
作者:
Ozev S.
;
Olgaard C.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
design for testability;
voltage-controlled oscillators;
transceivers;
Bluetooth;
wafer level RF test;
radio frequency paths;
digital DfT;
digital design for testability;
VCO modulating transceiver architectures;
voltage controlled oscillator;
loop back architecture;
packaging cost efficient testing;
cost sensitive applications;
Bluetooth platform;
72.
On Comparison of NCR Effectiveness with a Reduced I{sub}(DDQ) Vector Set
机译:
与{Sub}(DDQ)传染媒介集的NCR效能比较
作者:
Sagar Sabade
;
D. M. H. Walker
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
73.
Defects and faults in quantum cellular automata at nano scale
机译:
纳米量表中量子蜂窝自动机中的缺陷和故障
作者:
Tahoori M.B.
;
Momenzadeh M.
;
Jin Huang
;
Lombardi F.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
cellular automata;
logic testing;
failure analysis;
fault diagnosis;
quantum gates;
semiconductor quantum dots;
semiconductor device testing;
quantum dot cellular automata defects;
logic level testing;
CMOS based designs;
majority voter;
logic element;
74.
FPGA Bridging Fault Detection and Location via Differential I{sub}(DDQ)
机译:
FPGA桥接故障检测和通过差分I {SUB}(DDQ)的位置
作者:
Erik Chmelar
;
Shahin Toutounchi
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
75.
A Methodology for Design and Evaluation of Redundancy Allocation Algorithms
机译:
冗余分配算法的设计与评估方法
作者:
S. Shoukourian
;
V. A. Vardanian
;
Y. Zorian
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
76.
Efficient ATPG for Design Validation Based On Partitioned State Exploration Histories
机译:
基于分区型勘探历史的设计验证有效ATPG
作者:
Qingwei Wu
;
Michael S. Hsiao
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
77.
Multi-modal built-in self-test for symmetric microsystems
机译:
对称微系统的多模态内置自检
作者:
Deb N.
;
Blanton R.D.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
built-in self test;
micromechanical devices;
production testing;
sensitivity analysis;
accelerometers;
modal analysis;
multimodal built-in self test;
symmetric microsystems;
mathematical model analysis;
symmetrical MEMS microstructure;
BIST modulation technique;
local manufacturing variations;
sensitivity;
linear etch variation;
accelerometers;
78.
Generating At-Speed Array Fail Maps with Low-Speed ATE
机译:
生成具有低速ate的速度阵列失败映射
作者:
Michael Nelms
;
Kevin Gorman
;
Darren Anand
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
BIST;
Delay amp;
Performance Test;
Design for Testability;
Diagnosis amp;
Debug;
Memory Test;
79.
Razor: a tool for post-silicon scan ATPG pattern debug and its application
机译:
剃刀:用于后硅扫描ATPG模式调试及其应用的工具
作者:
Nayak D.
;
Venkataraman S.
;
Thadikaran P.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
automatic test pattern generation;
microprocessor chips;
fault diagnosis;
razor;
post silicon scan;
ATPG pattern debug;
automatic test pattern generation debug;
gate level simulation;
automated defect diagnosis;
automated debug tool;
Intel Pentium-4 processor;
80.
3-stage variable length continuous-flow scan vector decompression scheme
机译:
3级可变长度连续流量扫描矢量减压方案
作者:
Krishna C.V.
;
Touba N.A.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
automatic test pattern generation;
variable length codes;
data compression;
encoding;
shift registers;
3-stage continuous flow scan vector decompression;
variable length continuous flow scan vector decompression;
test cube;
deterministic test vector;
automatic test generation process;
static compaction;
dynamic compaction;
81.
Detection of temperature sensitive defects using ZTC
机译:
使用ZTC检测温度敏感缺陷
作者:
Long E.
;
Daasch W.R.
;
Madge R.
;
Benware B.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
integrated circuit testing;
large scale integration;
application specific integrated circuits;
CMOS integrated circuits;
temperature sensitive defect detection;
zero temperature coefficient;
multiple temperature testing;
three dimensional space;
temperature based test data;
MinVDD measurements;
transistor characteristics;
CMOS ASIC test vehicles;
LSI logic;
0.25 micron;
0.18 micron;
82.
Sensing temperature in CMOS circuits for Thermal Testing
机译:
热试验中CMOS电路中的温度
作者:
J. Altet
;
A. Rubio
;
A. Salhi
;
J. L. Galvez
;
S. Dilhaire
;
A. Syaf
;
A. Ivanov
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
Thermal testing;
Temperature sensors;
Analysis failure;
Built-in self test;
83.
Designing Reconfigurable Multiple Scan Chains for Systems-on-Chip
机译:
为片上系统设计可重新配置的多扫描链
作者:
Md. Saffat Quasem
;
Sandeep Gupta
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
84.
Hybrid BIST for System-on-a-Chip Using an Embedded FPGA Core
机译:
使用嵌入式FPGA核心的芯片混合BIST
作者:
Gang Zengt
;
Hideo Itoft
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
85.
Yield analysis of logic circuits
机译:
逻辑电路的产量分析
作者:
Appello D.
;
Fudoli A.
;
Giarda K.
;
Gizdarski E.
;
Mathew B.
;
Tancorre V.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
logic circuits;
system-on-chip;
automatic test pattern generation;
automatic test equipment;
fault diagnosis;
logic testing;
logic circuits diagnosis;
SOC;
yield losses analysis;
ATPG diagnosis;
test vectors generation;
failure analysis;
ATE data collection;
manufacturing test floor;
86.
A Multi-Configuration Strategy for an Application Dependent Testing of FPGAs
机译:
用于FPGA的应用程序依赖性测试的多配置策略
作者:
Mehdi B. Tahoori
;
Edward J. McCluskey
;
Michel Renovell
;
Philippe Faure
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
87.
Yield Analysis of Logic Circuits
机译:
逻辑电路的产量分析
作者:
D. Appello
;
A. Fudoli
;
K. Giarda
;
E. Gizdarski
;
B. Mathew
;
V. Tancorre
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
88.
Excitation, observation, and ELF-MD: optimization criteria for high quality test sets
机译:
激励,观察和ELF-MD:优质测试集的优化标准
作者:
Dworak J.
;
Dorsey D.
;
Wang A.
;
Mercer M.R.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
failure analysis;
integrated circuit testing;
production testing;
maximum likelihood estimation;
fault diagnosis;
automatic test pattern generation;
circuit optimisation;
expected latency failure;
manufacturing defects;
optimization;
high quality test sets;
defect detection;
random excitation;
automatic test pattern generation;
89.
Planar High Performance Ring Generators
机译:
平面高性能振铃发电机
作者:
Grzegorz Mrugalski
;
Nilanjan Mukherjee
;
Janusz Rajski
;
Jerzy Tyszer
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
90.
On comparison of NCR effectiveness with a reduced I/sub DDQ/ vector set
机译:
与I / SUB DDQ /矢量集的NCR效应比较
作者:
Sabade S.
;
Walker D.M.H.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
leakage currents;
integrated circuit testing;
large scale integration;
neighbor current ratio;
I/sub DDQ/ vector set;
deep submicron technology;
wafer level spatial correlation;
outlier chips;
I/sub DDQ/ test;
fault coverage;
industrial test data;
large scale integration;
91.
Design of wireless sub-micron characterization system
机译:
无线亚微米特性系统的设计
作者:
Moore B.
;
Backhouse C.
;
Margala M.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
VLSI;
CMOS integrated circuits;
low-power electronics;
circuit simulation;
integrated circuit testing;
wireless submicron characterization system;
very large scale IC;
wafers;
CMOS;
inductors;
wireless parametric testing;
circuit simulations;
Pentium class VLSI circuit;
1 V;
92.
Generalized sensitization using fault tuples
机译:
使用故障元组的广义致敏
作者:
Biswas S.
;
Dwarakanath K.N.
;
Blanton R.D.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
fault simulation;
digital circuits;
logic testing;
logic simulation;
algebra;
generalized path sensitization;
fault tuples;
fault model;
digital circuit test analysis;
five value sensitization algebra;
ITC-99 benchmark circuits;
path delay faults;
93.
Soft delay error effects in CMOS combinational circuits
机译:
CMOS组合电路中的软延迟误差效果
作者:
Gill B.S.
;
Papachristou C.
;
Wolff F.G.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
CMOS integrated circuits;
combinational circuits;
error analysis;
soft delay error effects;
CMOS combinational circuits;
single event upsets;
soft errors;
soft delay;
particle strike;
SEU;
transistor strength;
94.
Cost-Driven Selection of Parity Trees
机译:
成本驱动的奇偶阶段选择
作者:
Sobeeh Almukhaizim
;
Petros Drineas
;
Yiorgos Makris
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
95.
DELAY DEFECT SCREENING USING PROCESS MONITOR STRUCTURES
机译:
使用过程监视器结构延迟缺陷筛选
作者:
Subhasish Mitra
;
Erik Volkerink
;
Edward J. McCluskey
;
Stefan Eichenberger
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
96.
Robust testing a subset of paths - untested paths in the circuit
机译:
强大地测试路径的子集 - 电路中未测试的路径
作者:
Sharma M.
;
Patel J.H.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
delays;
integrated circuit testing;
integrated circuit modelling;
circuit optimisation;
logic testing;
robust testing;
untested circuit path;
distributed delay defects coverage;
sensitizable paths;
linear constraints;
edge delays;
circuit delay;
benchmark circuits;
circuit optimisation;
97.
Prediction of Analog Performance Parameters Using Oscillation Based Test
机译:
基于振荡的测试预测模拟性能参数
作者:
Ashwin Raghunathan
;
Hong Joong Shin
;
Jacob A. Abraham
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
98.
GHz RF front-end bandwidth time domain measurement
机译:
GHz RF前端带宽时域测量
作者:
Qi Wang
;
Yi Tang
;
Soma M.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
time-domain analysis;
radiofrequency integrated circuits;
RF front end bandwidth time domain measurement;
on-chip test circuit;
center frequency measurement;
RF front end circuits;
signal amplitude;
realistic step input signal;
external test instrumentation;
99.
ELF-Murphy data on defects and tests sets
机译:
关于缺陷和测试集的ELF-MURPHY数据
作者:
McCluskey E.J.
;
Al-Yamani A.
;
Li J.C.-M.
;
Chao-Wen Tseng
;
Volkerink E.
;
Ferhani F.-F.
;
Li E.
;
Mitra S.
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
fault diagnosis;
failure analysis;
digital integrated circuits;
integrated circuit design;
integrated circuit testing;
production testing;
logic testing;
expected latency failure test sets;
Murphy chip data;
ELF35 chip;
LSI logic;
test chip design;
production defects;
defective chips;
digital chips;
single stuck fault coverage;
single stuck fault models;
complex gates;
adders;
multiplexers;
RTL netlists;
bit assignment;
100.
A statistical fault coverage metric for realistic path delay faults
机译:
实际路径延迟故障的统计故障覆盖度量
作者:
Wangqi Qiu
;
Xiang Lu
;
Jing Wang
;
Zhuo Li
;
Walker D.M.H.
;
Weiping Shi
会议名称:
《IEEE VLSI Test Symposium》
|
2004年
关键词:
delays;
fault diagnosis;
integrated circuit testing;
probability;
statistical analysis;
statistical fault coverage metric;
path delay fault model;
circuit path testing;
delay fault coverage;
test quality;
path selection methods;
transition fault;
probability;
statistical analysis;
意见反馈
回到顶部
回到首页