delays; integrated circuit testing; integrated circuit modelling; circuit optimisation; logic testing; robust testing; untested circuit path; distributed delay defects coverage; sensitizable paths; linear constraints; edge delays; circuit delay; benchmark circuits; circuit optimisation;
机译:用于两轨逻辑电路的鲁棒路径延迟故障测试的测试仪
机译:异步电路的综合,以实现固定式和鲁棒的路径延迟故障可测试性
机译:用于组合电路中路径延迟故障的全速鲁棒测试的模拟器
机译:可靠地测试部分路径-电路中未经测试的路径
机译:数据路径电路的性能测试。
机译:基于浮标的路径优化基于不确定的大气和海洋数据的最短路径树
机译:异步电路的综合,可实现固定的鲁棒路径延迟故障测试能力