CMOS memory circuits; nanotechnology; error correction codes; fault simulation; built-in self test; memory built-in self repair; BISR; nanotechnologies; defect densities; submicron scaling; CMOS process generations; memory repair; ECC codes; statistical fault injection simulations; hardware cost; diversified repair;
机译:使用神经型电路的新型内置自修复方法可提高VLSI存储器的产量
机译:具有BIST提高可靠性的嵌入式存储器的内置自修复技术
机译:增强的内置自修复技术,可提高嵌入式存储器的制造良率和可靠性
机译:纳米技术的多种内存内置自修复方法
机译:OpenRam记忆的内置自我修复
机译:加强脑部自我修复和中风恢复的药理干预和康复方法
机译:一种用于3D记忆的新型内置自修复方案
机译:新颖的内置自修复方法提高VLsI内存产量