数控振荡器

摘要： 目的提出了一种磁共振成像谱仪的数字化发射系统设计.方法该设计将发射脉冲信号载波的频率和相位分两次调制,在FPGA内的NCO产生选层偏移频率以及发射脉冲信号的初始相位,在DAC3484内的NCO产生系统中心频率.结果该设计结合了FPGA内NCO频率、相位快速切换和DAC3484内NCO频率调整范围大的优点,可以实现频率、相位的快速切换,同时满足从低场0.07T到高场7T的脉冲信号发射需求,并提高脉冲信号初始相位精度.结论磁共振成像谱仪数字化发射系统采用两次数字化调制,提高了磁共振系统的发射相位精度进而改善了成像质量,是一种可以通用于MRI谱仪的设计.

摘要： 针对航天测控系统高精度数控振荡器NCO实现需求,利用图形处理单元GPU的高灵活性和高效并行数据处理能力,设计了一种基于GPU的高效高精度NCO实现方法.针对NCO计算中浮点数相位累加运算累积误差大的共性问题,利用无误差变换技术设计了基于Fast2Sum算法和2Sum算法的单精度浮点数相位累积误差综合补偿算法,并利用该算法为NCO系统设计了相位累积求和算子.最后,基于GPU平台对该方法进行了验证.试验结果表明,该方法能够将基于GPU的NCO系统浮点数相位累积误差控制在1×10–5 rad量级.

摘要： 文中提出了一种工作在近阈值电源电压下的LC数控振荡器(Digitally Controlled Oscillator,DCO),该振荡器采用PMOS管和NMOS管的交叉耦合结构实现了电流复用,降低了DCO的工作电流.DCO基于一种多阶电容桥接技术,在不采用△Σ调制器且不增加DCO功耗的前提下将单位可变电容值由3.2 fF减小到6.7 aF,提高了DCO的分辨率.文中提出的LC-DCO在130 nm CMOS工艺下进行了流片验证,测试结果显示,在0.5 V电源电压,输出频率为2.4 GHz时,电路功耗为0.425 mW,分辨率为9 kHz,l MHz频偏处的相位噪声为-122.2 dBc/Hz,FoM为193.52 dB.

摘要： 本文提出了一种内嵌于8GS/s-14bit RF-DAC中数字上变频器(DUC)的设计方案,该方案采用ASIC实现,能够得到采样频率达8 GHz的输出信号,并提供插值因子分别为2、4、8、16的上变频功能.基于CORDIC算法,提出16路时域交织的数控振荡器(NCO)结构,同时采用全半带滤波器(HB-FIR)折叠结构级联实现内插滤波器组.基于40 nm CMOS工艺,完成RTL级设计和GDSII版图设计,并将其内嵌于8 GS/s-14bit RF-DAC中完成混合SOC的电路设计与验证.测试结果显示,该设计可以在500 MHz的工作时钟频率下达到设计目标,数字部分的版图面积为2551*2580μm^2,仿真功耗约为1365.4 mW.在40 nm CMOS工艺下流片,流片测试结果显示该芯片设计能够完成预设目标,且在插值为16的模式下,测得芯片数字部分功耗为为1250 mW,符合设计预期.

摘要： 设计了一种全数字时钟频率校正电路,其子电路结构包括相位检测器、低通滤波器和数控振荡器.详细说明了频率校正算法.仿真结果表明,该时钟频率校正电路具有精度高、可移植性好、抗干扰能力强的特点.%An all-digital clock frequency calibration system was designed. Sub circuit units including phase detector, low-pass filter and digital controlled oscillator were introduced, as well as the algorithm of frequency calibration. Simulation results show this clock frequency calibration system has a high performance of accuracy, portability and anti-interference ability.

摘要： 针对实现参考频率和输出的频率近似相等或者近似成整数倍关系时遇到的锁相环设计方案复杂以及高性能的模拟锁相环不适宜于集成化问题,设计了主要由模数转换器、全数字式鉴相器、数字式低通滤波器和数控振荡器等构成的全数字式锁相环.主要利用模数转换器在动态量采集时具有的边沿效应从其采集的大量数据中选择出精度更高的数据用于后级的全数字式鉴相,实现了一种全数字式锁相环.实验结果表明了该方案的正确性及其具有锁定精度高和环路的本底噪声低等特性.%Aiming at the fact that a complex scheme is needed when the two frequencies in the phase locked loop are close to each other or have an approximate integer multiple relationship and the traditional analog phase locked loop is unsuitable for integration and on chip implementation,an all-digital phase locked loop is proposed,which is mainly composed of analog to digital converters,an all-digital phase detector,a digital low pass filter and a digitally controlled oscillator.The analog to digital converters'quantization errors have been greatly suppressed by using the clock cursor effect and digital edge effect and an all-digital phase locked loop with a high performance is achieved.Experiment indicates the correctness of the design scheme and shows that the proposed loop has characteristics of high precision and low noise.

摘要： 论文对比了基于ROM查找表法和CORDIC算法实现数控振荡器(NCO)的芯片面积和速度,基于改进CORDIC算法,提出了一种时域交织结构的NCO设计,该结构可以在相同系统工作频率的前提下,大幅度提高输出信号的采样率和带宽.在Xilinx的FPGA平台完成设计功能仿真,仿真结果表明:设计的NCO工作速度可达500 MHz,采样率可达4GHz,输出信号带宽可达2 GHz,输出频率分辨率可达0.95 kHz,输出信号频率50 MHz时,无杂散动态范围为88.11 dBc.设计还基于40nm CMOS工艺,完成NCO的后端实现,并进行了流片,版图面积260×582μm2,为5G通信系统中超过GHz的数控振荡器设计提供了一种可供选择的方案.

摘要： 随着物联网的迅速发展,节点芯片功耗问题成为现阶段的研究热点之一.作为节点芯片重要组成部分,降低时钟电路的功耗显得十分必要.由于数控振荡器是时钟电路的主要功耗来源,所以本文提出一种电路设计方法,通过该方法设计出的数控振荡器可以在近阈值电压下工作,并且具有增益恒定的特点.该设计在NCSU 45nm CMOS工艺下实现.实测数据表明,在工作电压为0.6V时,数控振荡器输出频率范围为448～2180MHz.当数控振荡器输出频率为2180 MHz(448.6MHz)时,峰峰值抖动为0.629×10-15s(0.451×10-12s),均方根抖动为0.251×10-15s(0.085×10-12s),数控振荡器的功耗为0.772mW(0.159mW).

摘要： 目前卫星导航系统中载波同步跟踪系统多采用Costas环，其中数控振荡器(NCO)是决定其性能的主要因素之一。本文基于FPGA提出了一种数控振荡器(NCO)的实现方法，能同时产生正弦和余弦两个正交信号，并利用频率控制字调整所产生的频率值。在设计过程中，着重考虑了对所需存储容量的有效压缩、重构算法的易于实现性和保证频谱较好的纯度。最后还进行了硬件测试及频谱杂散特性分析，具有较强的工程实践意义。

摘要： 采用CORDIC算法来实现数控振荡器的核心部分-相位,幅度转换模块.对相位累加器、CORDIC算法的实现形式,数据结构选择、内部重要参数的确定进行细致的分析和设计考虑。最后使用Virtex-4系列FPGA芯片对电路进行验证和测试,符合要求后,采用半定制方法生成版图。

摘要： 数字下变频(DDC)是宽带中频软件无线电系统中的核心技术之一。分别介绍了基于查找表的数控振荡器(NCO)和基于CORDIC算法的数控振荡器的原理与实现；重点介绍了用级联的滤波器组实现抽取滤波功能的方法与FPGA实现；参考UHF波段战术电台数字下变频器设计指标，通过调用IP核完成了主要模块的VHDL编程，用Modelsim软件对程序进行了仿真与实现。

摘要： 本文论述了基于软件无线电架构的数字化中频遥测接收机系统结构及实现,结合Modelsim和MATLAB软件给出了数字化鉴频的仿真结果,重点介绍了数控振荡器(NCO)的设计以及数字化鉴频的实现过程。

摘要： 本文介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法,以及数控振荡器(NCD)的ROM查找表设计和相位累加器的设计；给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图。

摘要： 数控振荡器(NCO)是影响数字上、下变频器性能的一个关键器件,文章给出了其数学模型,研究了调幅调频调相三大类调制在现场可编程逻辑阵列(FPGA)实现时相应NCO设计时频率控制字(FCW)的差异,给出了各自的可实现方案,并用MATLAB6.5及QUARTUSII4.0软件进行了设计和仿真,设计中用到Altera的参数化模型库,最后在FPGA芯片(APEX20KE-EP20K200EPI240-2X)上实现。

摘要： 本文介绍了一种改进的CORDIC算法NCO 结构，通过采用相位映射和相位抖动的方法提高NCO的无杂散动态范围。用SIMULINK对该结构进行了仿真，并在FPGA 上进行了验证。SIMULINK 仿真和FPGA 验证的结果表明改进后的NCO 无杂散动态范围提高近10db。

摘要： 本文介绍了一种改进的CORDIC算法NCO 结构，通过采用相位映射和相位抖动的方法提高NCO的无杂散动态范围。用SIMULINK对该结构进行了仿真，并在FPGA 上进行了验证。SIMULINK 仿真和FPGA 验证的结果表明改进后的NCO 无杂散动态范围提高近10db。

摘要： 本文介绍了一种改进的CORDIC算法NCO 结构，通过采用相位映射和相位抖动的方法提高NCO的无杂散动态范围。用SIMULINK对该结构进行了仿真，并在FPGA 上进行了验证。SIMULINK 仿真和FPGA 验证的结果表明改进后的NCO 无杂散动态范围提高近10db。

摘要： 提供了一种晶体振荡器和包括该晶体振荡器的晶体振荡器封装件。所述晶体振荡器包括晶体构件、分别形成在晶体构件的两个表面上的激发电极和形成在激发电极上的至少一个弯曲振动抑制部。多个弯曲振动抑制部按照图案的形式或台阶的形式形成，并被设置为按照与晶体构件中产生的弯曲振动的波长距离相等的距离彼此间隔开或者被设置为非周期性地彼此间隔开。

摘要： 压电振荡器及其制造方法，以及具有压电振荡器的振荡器。提供了一种压电振荡器1，包括由具有开口部分3a并具有导电性的底部圆柱形组成的壳体3，基本上通过将圆柱形按压装配到壳体3的开口部分3a并具有导电性的环12，插入到环12并具有内导块部分15和外导块部分16的一个导块13，具有绝缘性质的用来以气密方式密封导块13和环12之间间隔的填充件14，和基本上由放置在壳体3内部的盘形组成并包括分别位于其两个面上的激励电极8、9的压电振动块2，其中激励电极8由被凸起连接到导块13的内导块部分15而被内导块部分15支撑，并且激励电极9引线接合到环12。

摘要： 提供一种压电振荡器，即便在连接了第1封装和第2封装后，也能够从外部容易地观察其连接状态，在提高检查性的同时，容易发现接触不良，可以进行修补。具有将压电振动片(32)收容于内部，并与其激励电极相连的外部端子部(37)的第1封装(70)，以及收容振荡电路元件(61)的第2封装(60)，将所述第1封装重叠固定在该第2封装上。所述第2封装通过树脂模塑形成连接在引线框上的所述振荡电路元件的同时，使利用所述引线框形成的连接端子部和安装端子从封装露出而设置，所述第1封装的外部端子部露出设置于封装的侧面，该外部端子部与所述第2封装的所述连接端子部通过导电材料(34)而电连接。

摘要： 一种数字控制振荡器，包括：分频器链，被配置以对输入信号的频率进行分频以产生K个信号，并将该K个信号馈送到时间平均频率直接周期合成(TAF‑DPS)频率合成器，其中K个信号中的任何两个相邻的信号之间的时间差是基本时间单元；和TAF‑DPS频率合成器，被配置以根据基本时间单元和控制字，生成第一周期和第二周期并通过使用第一周期和第二周期以交织方式生成时钟信号，其中，时钟信号＝(1‑r)*第一周期+r*第二周期，r是控制第一周期以及第二周期发生的可能性的数，并且0≤r<1。本公开还提供一种全数字锁频环，包括上述的数字控制振荡器。在本公开中，TAF‑DPS频率合成器完全由来自ASIC库的数字标准单元构成。然后，从该TAF‑DPS频率合成器构成的全数字TAF‑DPS DCO来构建锁频环和锁相环。

摘要： 压电振荡器和制造压电振荡器的方法，以及具有压电振荡器的振荡器、电子设备和无线电波时钟。为了防止位于压电振动块的两个面上的激励电极彼此短路、并容易地制造这种压电振动块，同时获得小尺寸结构的压电振荡器，提供了一种压电振荡器1，包括由具有开口部分3a并具有导电性的底部圆柱形组成的壳体3，基本上通过将圆柱形按压装配到壳体3的开口部分3a并具有导电性的环12，插入到环12并具有内导块部分15和外导块部分16的一个导块13，具有绝缘性质的用来以气密方式密封导块13和环12之间间隔的填充件14，和基本上由放置在壳体3内部的盘形组成并包括分别位于其两个面上的激励电极8、9的压电振动块2，其中激励电极8由被凸起连接到导块13的内导块部分15而被内导块部分15支撑，并且激励电极9引线接合到环12。

摘要： 本发明涉及微波发射设备领域，特别是涉及微波振荡器。所提出的振荡器和矩阵型微波振荡器的变型能够有效地引导来自一个或多个振荡器的微波辐射并对微波辐射求和，因此确保高的效率值和输出功率，使设备具有优越的功能能力，并使由所述微波源发射的辐射高度同步。微波振荡器包括微波源和具有微波通道的谐振器，该微波通道在谐振器中制成。谐振器包括彼此电连接的箱体和基座，而微波通道容纳用于抑制回波的抑制装置。矩阵型振荡器包括彼此电连接的多个所述微波振荡器。

摘要： 提供了一种晶体振荡器和包括该晶体振荡器的晶体振荡器封装件。所述晶体振荡器包括晶体构件、分别形成在晶体构件的两个表面上的激发电极和形成在激发电极上的至少一个弯曲振动抑制部。多个弯曲振动抑制部按照图案的形式或台阶的形式形成，并被设置为按照与晶体构件中产生的弯曲振动的波长距离相等的距离彼此间隔开或者被设置为非周期性地彼此间隔开。

摘要： 本发明的发明名称为“确定频率振荡器振荡器管的填充程度的方法和频率振荡器”。本发明涉及一种用于确定具有将被调查的流体的频率振荡器的振荡器管的填充程度的方法，特别相关于用此频率振荡器的流体的密度测量。本发明提供，?通过对于将被调查的流体的或者对于拥有各种粘度的流体的调整或者校准标准，频率振荡器的阻尼和/或振荡振幅与振荡器管的填充程度之间的关系被确定，以及?在确定填充程度的过程中，对于频率振荡器的阻尼和/或振荡振幅的有关参数被测量，以及此测量的值被认为有关于并且函数地相关于填充程度，以及能够被用于评估或者确定填充程度。

摘要： 提供一种压电振荡器，即便在连接了第1封装和第2封装后，也能够从外部容易地观察其连接状态，在提高检查性的同时，容易发现接触不良，可以进行修补。具有将压电振动片32收容于内部，并与其激励电极相连的外部端子部37的第1封装70，以及收容振荡电路元件61的第2封装60，将所述第1封装重叠固定在该第2封装上。所述第2封装通过树脂模塑形成连接在引线框上的所述振荡电路元件的同时，使利用所述引线框形成的连接端子部和安装端子从封装露出而设置，所述第1封装的外部端子部露出设置于封装的侧面，该外部端子部与所述第2封装的所述连接端子部通过导电材料34而电连接。

摘要： 本公开描述了一种用于振荡培养箱的分体式振荡器，振荡培养箱限定培养腔，该分体式振荡器包括：振荡托板；用于驱动振荡托板的盘式驱动电机，盘式驱动电机包括定子组件与转子组件，定子组件用于设置在培养腔的外部，转子组件用于设置在培养腔的内部并包括中央轴以及安装在中央轴上的转子转盘；其中，转子转盘的转动驱动振荡托板的振荡运动。