现场可编程逻辑阵列

摘要： 该文研制了一种基于现场可编程逻辑阵列(FPGA)的自动标定装置,用于对深空粒子探测系统的自动校准和刻度.该标定装置主要包括标准脉冲产生单元、高速模数转换单元和控制与数据处理单元.其控制与数据处理单元基于FPGA实现,采用模块化的设计完成对外围电路控制及数据在线处理.通过各项实验验证,该装置可在复杂环境下实现对系统的基线稳定性、线性、能量分辨等特性的自动标定,具有高集成度、高可靠性、高自动化程度和灵活配置等特点,为深空探测器飞行中的在板标定和自动测试提供手段.

摘要： 提出针对FPGA集成电路的电路图自动生成方法,有以下的特点:(1)不需基于网格,对器件大小没有限制;(2)在较大程度上减少信号连线的交叉和转折,使器件间信号连接关系显示的更清晰,图形化显示的效果更好;(3)采用复杂度低的启发式算法,计算速度快,图形化显示反应时间短。

摘要： 以IP核、原理图、Verilog语言、微程序设计相结合的方式,研究基于哈佛结构和RISC理论的模型机设计.利用汇编指令设计作业调度程序,控制模型机的运行.用户程序和数据以及计算结果,通过I/O系统和实验开发板的键盘录入,并通过七段数码管输出显示.

摘要： 由于系统规模的增加,芯片设计的复杂程度增加,采用FPGA实现超大规模数字逻辑电路的原型验证面临很多挑战,本文通过分析原型验证实现中的多个关键问题,围绕设计分割,时分复用,互连组网拓扑,时序分析和收敛,布局规划和IP复用,硬件平台,可调试性7个问题剖析,并实现了完整的系统,为实现几十亿门级原型验证系统提供了有力的参考。

摘要： 针对任意波形发生器提升输出带宽和存储深度较难的问题,提出一种基于现场可编程门阵列器件的任意波形发生器数据通路设计方案.该方案利用多片同步动态随机存储器同步输出和并串转换技术提升数据通路的输出带宽和存储深度,基于Vivado平台实现波形数据的写入、读取、并串转换、成帧、8bit/10bit编码和串行化的功能,经过处理的波形数据通过现场可编程逻辑阵列的收发器以数据转换器串行传输协议输出.仿真结果表明,输出波形与写入波形存储器的波形数据经过上述数字信号处理之后的结果完全相同,验证了数据通路的正确性.实验结果表明,该数据通路实现了12 GHz的采样率、16 bit的垂直分辨率、4 Gsa的波形存储深度.该任意波形发生器数据通路设计是有效的和可靠的.

摘要： 全景相机在机器人导航方面有着重要的应用。设计并实现了一套基于FPGA的双通道全景图像采集系统用于机器人导航。通过配置两个CMOS图像传感器的寄存器,实现了图像的同步采集。两个CMOS图像传感器的前端均采用性能相同的大视场鱼眼镜头,利用FPGA实现了全景图像的实时拼接算法,大大方便了后续的图像使用和处理。所得到的全景图像可通过USB3. 0实时传输到其他高性能处理器上。与传统的全景图像采集系统相比,不仅实现了实时全景图像处理,还具有低功耗、可扩展性强、使用方便等优点。

摘要： To measure the frequency characteristic of the linear time-invariant system,we proposed a design of a low cost FCI for university students.This instrument is based on FPGA and high-speed ADC/DAC system.It uses DDS to generate the sine wave sweep signal.Transformed by the DAC,it is output to the measured network.Then the response of the measured network is acquired by the ADC and sent to FPGA.The FPGA measures the changes of the amplitude and the phase of the signal and sends the results to PC to display.The instrument has a frequency range of 0～20 MHz,an input gain of ±40 dB,a phase resolution of 5°,and can display the amplitude-frequency curve and the phase-frequency curve in real-time.The results can be saved as files.The design is low cost,easy to implement and strongly scalable,and can meet the needs of the target population well.%为了对线性时不变系统进行频率特性进行测试,本设计提出了一种低成本、面向学生的频率特性测试仪的设计方案,本仪器为基于FPGA及高速ADC/DAC构建的数字频率特性测试仪系统.其通过DDS产生正弦扫频信号,经高速DAC转换输出,被测网络响应信号由ADC采集后输入FPGA,得出信号经被测网络后产生的幅度变化和相位变化.本仪器具有0～20 MHz的扫频范围、±40 dB输入增益范围、5°相位分辨率、可实时显示被测网络的幅频特性曲线和相频特性曲线,并可将测试结果保存为文件.本设计成本低、易实现、具有较强的可扩展性,可很好地满足目标人群的要求.

摘要： 针对大功率牵引传动系统中开关频率低的特点，在列车运行全速度范围内，牵引逆变器广泛采用多模式调制算法。为此，给出了一种新颖的在线计算多模式空间矢量脉宽调制（SVPWM）算法并研究了不同调制模式间的切换方法。给出了该算法基于现场可编程逻辑门阵列（FPGA）的详细设计方案，通过简化乘法器、高效率开方器、除法器等关键性设计使核心数字信号处理器（DSP）避免了大量运算，同时兼具FPGA速度快、可靠度高、可移植性好等优点。最后，采用 DSP-FPGA 的控制系统，基于 RT-LAB 的半实物（HIL）实验平台对该在线计算多模式SVPWM算法的正确性和基于FPGA设计方案的可行性进行了验证。%Due to the low switching frequency in high power AC electrical locomotive, multi-mode modulation algorithm is widely adopted for traction inverter in the whole speed range. A new on-line calculation multi-mode space vector pulse width modulation (SVPWM) is adopted for two-level diode neutral point clamped (NPC) inverter, and the switching method between different modes is studied. Then, based on field programmable gate array (FPGA), the implementation scheme is presented, with the features of high speed, high reliability and reuse-ability. As a result, digital signal processors (DSP) can be relieved from heavy computation task through the simplified design of multiplier, square root units and divider. Finally, by virtue of hardware-in-loop (HIL) experimental system based on DSP-FPGA controller and RT-LAB platform, the accuracy of the on-line calculation multi-mode SVPWM algorithm and the feasibility of the implementation scheme are verified.

摘要： 介绍了磁浮工程中高速同步RS-485接口检测系统,描述了该系统的硬件设计和软件实现，确定从现场可编程逻辑阵列(FPGA)传输数据至到主机的可行方案。探讨上位机生产者－消费者循环架构的设计方法，解决多线程和数据缓存的问题。系统经调试运行稳定，验证了设计方法的正确性。

摘要： 高压断路器关合闸过程中会引起电力系统出现涌流和过电压等暂态现象，本文介绍了一种采用永磁机构的光控模块式真空断路器选相控制系统，其包括光控模块式真空断路器本体和选相控制器。选相控制器硬件以数字信号处理器(DSP)TMS320LF2812与现场可编程逻辑阵列(FPGA)SPARTAN3为核心，采用模块化设计思想，具有良好的抗干扰性。系统实时采集电网数据并与预测电压波形相比较，提取参考信号相位信息，配合适当的投切策略，完成在预定相位投切。最后以关合电容器组为例，介绍了选相技术的具体实现。实验表明所设计的系统运行稳定可靠，达到了预期设计要求。

摘要： 本文介绍了一种基于FPGA（现场可编程逻辑阵列)设计的,应用于电力系统稳定控制装置的通信IP(知识产权,这里指软件内核)模块。该模块具有大容量缓存和高速等特点。模块内部集成了通信的传输层和链路层功能,很大程度上减轻了CPU(中央处理单元)在通信过程中的负担,使得通信双方能够直接面向应用层进行数据交换。模块还提供了一些扩展功能,以方便实现电力系统分布式稳定控制中的同步对时和采样以及远程开关量控制等应用。

摘要： 本文采用特殊的Delta像素排布,将单个像素由传统包含RGB三基色子像素变为包含RG或者BR或者GB两个子像素,并在此基础上介绍了一种左右相邻子像素渲染算法.研究结果表明,该算法实现简单、通用性强,显示效果在清晰度、对比度、几何失真与色彩失真等方面都与传统RGB像素排布相当,具有很大的实用价值.

摘要： 本文采用特殊的Delta像素排布,将单个像素由传统包含RGB三基色子像素变为包含RG或者BR或者GB两个子像素,并在此基础上介绍了一种左右相邻子像素渲染算法.研究结果表明,该算法实现简单、通用性强,显示效果在清晰度、对比度、几何失真与色彩失真等方面都与传统RGB像素排布相当,具有很大的实用价值.

摘要： 本文采用特殊的Delta像素排布,将单个像素由传统包含RGB三基色子像素变为包含RG或者BR或者GB两个子像素,并在此基础上介绍了一种左右相邻子像素渲染算法.研究结果表明,该算法实现简单、通用性强,显示效果在清晰度、对比度、几何失真与色彩失真等方面都与传统RGB像素排布相当,具有很大的实用价值.

摘要： 本文采用特殊的Delta像素排布,将单个像素由传统包含RGB三基色子像素变为包含RG或者BR或者GB两个子像素,并在此基础上介绍了一种左右相邻子像素渲染算法.研究结果表明,该算法实现简单、通用性强,显示效果在清晰度、对比度、几何失真与色彩失真等方面都与传统RGB像素排布相当,具有很大的实用价值.

摘要： 当前数字化变电站的主要媒质是快速以太网,在数字化变电站通信网内采用交换机实现各种业务数据的共享是主流趋势.这种组网方式下,一旦出现网络风暴,不仅消耗大量带宽资源,而且会挤占设备处理正常数据的系统资源,严重的将使网络中的设备无法正常工作.本文提出了一种适用于数字化变电站二次设备的网络风暴抑制的方法,通过利用FPGA计算报文特征值来识别并过滤风暴报文,可以显著提高二次设备在抵抗网络风暴的能力.

摘要： 当前数字化变电站的主要媒质是快速以太网,在数字化变电站通信网内采用交换机实现各种业务数据的共享是主流趋势.这种组网方式下,一旦出现网络风暴,不仅消耗大量带宽资源,而且会挤占设备处理正常数据的系统资源,严重的将使网络中的设备无法正常工作.本文提出了一种适用于数字化变电站二次设备的网络风暴抑制的方法,通过利用FPGA计算报文特征值来识别并过滤风暴报文,可以显著提高二次设备在抵抗网络风暴的能力.

摘要： 当前数字化变电站的主要媒质是快速以太网,在数字化变电站通信网内采用交换机实现各种业务数据的共享是主流趋势.这种组网方式下,一旦出现网络风暴,不仅消耗大量带宽资源,而且会挤占设备处理正常数据的系统资源,严重的将使网络中的设备无法正常工作.本文提出了一种适用于数字化变电站二次设备的网络风暴抑制的方法,通过利用FPGA计算报文特征值来识别并过滤风暴报文,可以显著提高二次设备在抵抗网络风暴的能力.

摘要： 存储器可以利用一种被定义为基本的非晶相的硫属材料的稳态硫属玻璃来实现，当该材料暴露在200°C下30分钟或者更短的时间时不会改变为基本的晶相。可以通过改变材料的阈值电压来编程不同的状态。可以通过不同振幅和/或不同脉冲下降时间的脉冲来改变阈值电压。使用在两个不同状态的阈值电压之间的参考电平，可以进行读取操作。一般不再需要单独的存取装置。

摘要： PLA包括：输入平面(10)，其具有多条数据线(103)、和电压电平根据对该多条数据线的信号输入来变化的多条积项线(104)；以及输出平面(20)，其具有电压电平根据输入平面上的多条积项线的电压电平变化来进行变化的多条积项线(204)、和输出与该多条积项线的电压电平对应的信号的多条数据线(203)。此处，在输入平面和输出平面的至少一方上的多条数据线的至少一条的两端上具备数据端子(101)。

摘要： 存储器可以利用一种被定义为基本的非晶相的硫属材料的稳态硫属玻璃来实现，当该材料暴露在200°C下30分钟或者更短的时间时不会改变为基本的晶相。可以通过改变材料的阈值电压来编程不同的状态。可以通过不同振幅和/或不同脉冲下降时间的脉冲来改变阈值电压。使用在两个不同状态的阈值电压之间的参考电平，可以进行读取操作。一般不再需要单独的存取装置。

摘要： 一种适用于现场可编程逻辑阵列(Field Programmable Gate Array,FPGA)的改进电磁暂态仿真方法，在其初始化阶段，将待仿真电路的拓扑参数整合进两个矩阵参数，在其仿真循环主体部分，只需进行简单的矩阵乘法运算，即可得到每一个仿真时刻上的电压电流信息。本发明避免了在现场可编程逻辑阵列中进行复杂的初始化操作，同时最大限度地压缩了FPGA中仿真循环主体部分的流程，大幅提升了基于FPGA的电磁暂态仿真效率。

摘要： 本发明公开的现场可编程逻辑阵列，通过控制单元，分别控制N个模数转换器芯片及锁相回路的输出，分别实现对所述锁相回路输出的N个输出时钟相位的位调整，以及对N个串并转换单元输出的并行数据的字调整，实现锁存时钟与数据通道之间的时间偏移的动态补偿；然后控制所述N个模数转换器芯片输出正常信号，所述N个串并转换单元根据所述N个模数转换器芯片输出的正常信号及所述锁相回路输出的调整后的输出时钟相位，生成并输出正常工作状态下的并行数据；本发明公开的现场可编程逻辑阵列中只需一个所述锁相回路，即可实现上述调整及并行输出，使得充分使用现场可编程逻辑阵列的锁相回路资源的同时做到动态补偿锁存时钟至数据通道时间偏移。

摘要： 本发明属于可编程逻辑器件技术领域，具体为一种蜂窝状六边形的现场可编程逻辑阵列(FPGA)结构。本发明的FPGA阵列由六边形单元构成，基本逻辑单元结构为六边形，是一个完全对称结构，在阵列扩展时方便物理实现。可编程连线资源具有三轴结构，分布在3条对角线方向（0度、120度、240度），布线资源结构按照互联线的长度可以分为两倍线，五倍线和长线，二倍线和五倍线度的互联线都可以连接到相应距离的一个环的每个单元上，长线为点连接结构，分布在三个轴线方向，可以实现距离为12的直线连接。本发明互联结构环面连接特性，连线分布均匀，利用率高，速度快，有利于提高逻辑密度和时序性能。

摘要： 本发明公开了一种基于现场可编程逻辑阵列与光纤的数据传输方法及系统，包括：基于信号采集单元获取回波信号；基于序列控制器通过光纤向信号采集单元发送配置参数；基于配置参数对回波信号进行采样和数字解调，获得回波数据；将回波数据通过光纤上传到序列控制器。将回波数据上传到序列控制器的过程包括：根据磁共振成像回波数据的特点对所述回波数据进行编码和并串转换的处理。编码的过程包括：对回波数据中的连续片段进行隔位取反的操作，再对处理后的数据动态插入特定位。本发明提出的新型编码方式能够在保持直流均衡的同时，较明显地降低因编码带来的数据量增加，并且对所用器件的资源配置要求不高，成本相对较低。

摘要： 现场可编程逻辑阵列及其控制方法和直流电机控制系统，其控制律表达式如下：uk+1(n)＝uk(n)+A·E其中，A＝(l0，l1，...，ln)，E＝(ek(n)，ek(n‑1)，...，ek(0))T，矩阵E是ILC跟踪误差延时j个采样周期组成的集合，A表示系数矩阵，ek(n)表示迭代时间为n的第k次迭代时的跟踪误差。本发明克服了传统数字控制器的稳定性和鲁棒性较差的问题，通过构建FPGA硬件验证系统，提高了控制器运行速度。

摘要： 本发明涉及SOC芯片现场可编程逻辑阵列原型综合的方法及其系统；其中，方法，包括以下步骤：S1，判断工程文件夹是否建立；S2，根据参数化的器件选择和工程目录，建立工程文件夹；S3，判断是否存在旧的工程文件夹；S4，建立新的工程文件夹；S5，按照当时工程文件夹的时间进行备份；S6，判断工程文件夹是综合还是布局布线；S7，启动综合工具，调用syn.tcl文件；S8，判断综合后的工程文件夹是否进行布局布线；S9，启动布局布线工具，调用pr.tcl文件；S10，输出各类报告。本发明能够兼容多现场可编程逻辑阵列原型硬件环境，实现不同工具的调用，自动化程度高，易用性好，扩展性好，易维护，极大提高现场可编程逻辑阵列原型的效率。

摘要： 一种适用于现场可编程逻辑阵列(Field Programmable Gate Array,FPGA)的改进电磁暂态仿真方法，在其初始化阶段，将待仿真电路的拓扑参数整合进两个矩阵参数，在其仿真循环主体部分，只需进行简单的矩阵乘法运算，即可得到每一个仿真时刻上的电压电流信息。本发明避免了在现场可编程逻辑阵列中进行复杂的初始化操作，同时最大限度地压缩了FPGA中仿真循环主体部分的流程，大幅提升了基于FPGA的电磁暂态仿真效率。