CORDIC

摘要： 阐述集成电路技术的发展,多场景应用下的实时性需求日益增加。传统的反正切函数是通过软件来实现的,基于CORDIC算法的硬件实现显得尤为重要,探讨基于CORDIC算法的硬件实现。该硬件建模用Verilog编写,在Modelsim平台进行验证仿真,采用TSMC 65nm工艺综合实现,并分析它的性能。

摘要： 卫星信道的硬件数字孪生技术是卫星通信场景中物理层或数据链路层通信性能评估的重要手段,本文提出了一种适用于全阴影卫星信道的硬件实时模拟架构。首先,基于现场可编程门阵列(Field Programmable Gate Array,FPGA)平台,设计了一种基于迭代算法的复高斯序列产生方法。然后,基于坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)算法实现了幂指数与平方根函数的硬件计算,并结合时分复用思想研制了全阴影卫星信道衰落模拟器。与传统查找表(Look Up Table,LUT)方法和CORDIC算法相比,复高斯序列产生模块的资源消耗率分别降低了6.21%和5.23%。硬件测试结果表明,信道模拟器输出的衰落统计特性如概率密度函数与理论结果吻合,并且不同类型卫星信道多普勒形状也与理论结果符合,可用于全阴影卫星信道的硬件模拟。

摘要： 为了满足纳米级分辨率和高速处理,设计了基于CORDIC算法的激光干涉信号处理系统.研究发现信号处理系统存在半波长大小的粗大误差.对该半波长误差的特点与形成机理进行了研究,研究表明该半波长误差的根源为小数相位测量存在一定的误差区间,在干涉信号相位零点附近,该误差区间导致小数相位处于[2π-,0+],具有不确定性;与整数相位结合时,可能产生半波长误差.在对半波长误差深入研究的基础上,给出修正表,提出了基于CORDIC算法相位补偿技术,以消除半波长粗大误差对激光干涉测量系统的影响.实验结果表明:在信号处理系统中,该相位补偿技术能够有效地消除半波长粗大误差,由CORDIC算法引入的总量化误差小于±0.05 nm.

摘要： 针对如何快速准确地对QR码进行检测译码的问题,提出了一种基于改进CORDIC算法的QR码快速定位与校正提取的硬件实现方法.通过摄像头获取图像,并经过一系列的硬件模块预处理,能够快速准确地定位并提取出QR码图像.其中旋转校正提取采用改进型CORDIC算法,可以实现360°内的旋转校正.改进型CORDIC算法采用移位和加法代替乘法器,可以极大地节省硬件资源,提高系统速率.采用Verilog硬件描述语言完成了电路设计,在FPGA上对算法进行了验证,整个模块的最高时钟频率可达到267.95 MHz,能够在微秒级的时间内快速检测提取出QR码图像.

摘要： 相控阵天线的电扫描特性使其具有扫描灵活、指向精确、可靠性高和抗干扰能力强等特点.波束控制技术作为相控阵天线的关键技术之一,直接影响系统效能的发挥.多波束相控阵天线支持跳波束通信模式,对波束的快速切换提出了更高的要求.针对波束扫描快速响应需求,对常规波束控制算法进行分解和优化,提出了一种基于现场可编程门阵列(FPGA)的移相码快速计算方法,采用cordic IP核计算公共因子三角函数值、乘法器IP核做有符号小数乘法运算、查表赋值法进行小数乘加运算、分区比较法对数据进行归一化处理和除法计算,每个单元移相码计算时间仅3个时钟周期.满阵256单元计算时间约26 us,通过仿真表明,该算法可以快速而准确的计算出天线单元所需的移相码,实现波束扫描快速响应性能.

摘要： 针对传统反馈环路补偿速度无法跟上目前混合跳扩频通信系统误差变化速度导致同步失败的问题,提出一种基于坐标旋转数字算法(Coordinate Rotation Digital Computer,CORDIC)的跟踪同步方法.该方法将系统载波同步误差和定时同步误差映射到相位上,利用二维旋转的方式对误差进行补偿,并根据二进制相移键控(Binary Phase Shift Keying,BPSK)调制的性质,确定最佳旋转位和补偿误差,实现系统同步.实验证明,此方法成功让具有跳频速率20000 hop/s、跳频带宽327.52 MHz的混合跳扩频通信系统实现了稳定同步,补偿性能相比于传统补偿技术具有明显优势.

摘要： 在大数据量计算的雷达成像系统研究中,降低匹配函数的资源占用与功耗是重要的研究课题,而除法与平方根是匹配函数中计算的核心.提出一种在坐标旋转数字计算机(Coordinate Rotation Digital Computer,CORDIC)中利用附加函数计算平方根和除法的无乘法器且可靠的设计架构,消除了在不同硬件上计算平方根与除法的限制.在保证计算速度与精度的前提下,低资源占用与低功耗是该架构的显著特征.在Xilinx Virtex⁃6(XC6vlx240t)上完成16 bit精度电路的硬件仿真实验,该结构的最大时钟频率为201 MHz,实例电路在UMC 90 nm技术节点下以1 MHz的频率在ASIC上实现.与以往的类似工作相比,该结构减少了84.23%的Slice LUTs,节省77.02%的功耗,并在最大时钟频率上有所提升.同时,对提出的架构进行了误差分析,16 bit精度电路在平方根与除法计算中的平均绝对误差(Mean Absolute Error,MAE)分别为1.8×10^(-4)和2.7×10^(-4).为进一步可视化误差,还进行了比特位误差(Bit Position Error)实验.

摘要： 坐标旋转数字计算机(Coordinate Rotation Digital Computer,CORDIC)算法是一种使用坐标旋转执行一系列迭代计算的算法,仅通过加法器和移位器就可以实现复杂函数的运算。CORDIC算法会在迭代计算中产生截断误差,这是影响CORDIC算法精度的重要原因。为了降低截断误差,提出了一种处理迭代计算中截断问题的方法。该方法通过少量增加硬件资源的消耗以大幅提高计算的精度。以CORDIC算法在圆坐标系矢量模式中的应用为例,给出了基于此方法的CORDIC算法的整体流程和硬件架构设计,完成在ModelSim平台上的仿真测试,将仿真结果与理论值进行比较分析,验证了方法的正确性和可行性。

摘要： 在软件接收机的研究中，数字下变频是一种很重要的技术。它产生一对正交的本地振荡信号，可以实现对射频前端的数字中频信号到基带信号转换的功能。而产生正交信号的方法很多，传统的方法是采用直接数字频率合成，但一般需要较多的芯片内部ROM资源来存储正弦和余弦值，并通过查表的方式实现输出，而且运算的速度也会受到一定的限制。本文提出了一种更有效的方法，该方法采用CORDIC算法独立而实时的实现了两路正交信号的产生。同时，给出了CORDIC算法实现的硬件结构和仿真结果。与传统的采用查找表的方法相比，这种算法结构简单，不需要硬件乘法器，所有运算只有移位累计运算;采用流水线方法，可以提高工作频率;可以使用循环迭代的方式，节约了资源，易于硬件实现，仿真结果达到了GPS的要求。

摘要： 在软件接收机的研究中，数字下变频是一种很重要的技术。它产生一对正交的本地振荡信号，可以实现对射频前端的数字中频信号到基带信号转换的功能。而产生正交信号的方法很多，传统的方法是采用直接数字频率合成，但一般需要较多的芯片内部ROM资源来存储正弦和余弦值，并通过查表的方式实现输出，而且运算的速度也会受到一定的限制。本文提出了一种更有效的方法，该方法采用CORDIC算法独立而实时的实现了两路正交信号的产生。同时，给出了CORDIC算法实现的硬件结构和仿真结果。与传统的采用查找表的方法相比，这种算法结构简单，不需要硬件乘法器，所有运算只有移位累计运算;采用流水线方法，可以提高工作频率;可以使用循环迭代的方式，节约了资源，易于硬件实现，仿真结果达到了GPS的要求。

摘要： 在软件接收机的研究中，数字下变频是一种很重要的技术。它产生一对正交的本地振荡信号，可以实现对射频前端的数字中频信号到基带信号转换的功能。而产生正交信号的方法很多，传统的方法是采用直接数字频率合成，但一般需要较多的芯片内部ROM资源来存储正弦和余弦值，并通过查表的方式实现输出，而且运算的速度也会受到一定的限制。本文提出了一种更有效的方法，该方法采用CORDIC算法独立而实时的实现了两路正交信号的产生。同时，给出了CORDIC算法实现的硬件结构和仿真结果。与传统的采用查找表的方法相比，这种算法结构简单，不需要硬件乘法器，所有运算只有移位累计运算;采用流水线方法，可以提高工作频率;可以使用循环迭代的方式，节约了资源，易于硬件实现，仿真结果达到了GPS的要求。

摘要： 本文提出了一种利用线性霍尔器件的全数字式的轴角数字转换器.解算器测量永磁同步电机的漏磁通而得到合有转子位置信息的正交正弦波,利用轴角解算器的位置检测算法得到转子的角位置。由于使用基于CORDIC算法的正余弦发生器和数字积分器,轴角数字转换得以完全在FPGA中实现,并以此完成了在FPGA上的布线、仿真和调试。同时,对于转换器的转换精度进行了分析,证明其具有比较高的精度和较好的动态性能。

摘要： 本文提出了一种利用线性霍尔器件的全数字式的轴角数字转换器.解算器测量永磁同步电机的漏磁通而得到合有转子位置信息的正交正弦波,利用轴角解算器的位置检测算法得到转子的角位置。由于使用基于CORDIC算法的正余弦发生器和数字积分器,轴角数字转换得以完全在FPGA中实现,并以此完成了在FPGA上的布线、仿真和调试。同时,对于转换器的转换精度进行了分析,证明其具有比较高的精度和较好的动态性能。

摘要： 本文提出了一种利用线性霍尔器件的全数字式的轴角数字转换器.解算器测量永磁同步电机的漏磁通而得到合有转子位置信息的正交正弦波,利用轴角解算器的位置检测算法得到转子的角位置。由于使用基于CORDIC算法的正余弦发生器和数字积分器,轴角数字转换得以完全在FPGA中实现,并以此完成了在FPGA上的布线、仿真和调试。同时,对于转换器的转换精度进行了分析,证明其具有比较高的精度和较好的动态性能。

摘要： 本文提出了一种利用线性霍尔器件的全数字式的轴角数字转换器.解算器测量永磁同步电机的漏磁通而得到合有转子位置信息的正交正弦波,利用轴角解算器的位置检测算法得到转子的角位置。由于使用基于CORDIC算法的正余弦发生器和数字积分器,轴角数字转换得以完全在FPGA中实现,并以此完成了在FPGA上的布线、仿真和调试。同时,对于转换器的转换精度进行了分析,证明其具有比较高的精度和较好的动态性能。

摘要： 本文提出了一种利用线性霍尔器件的全数字式的轴角数字转换器.解算器测量永磁同步电机的漏磁通而得到合有转子位置信息的正交正弦波,利用轴角解算器的位置检测算法得到转子的角位置。由于使用基于CORDIC算法的正余弦发生器和数字积分器,轴角数字转换得以完全在FPGA中实现,并以此完成了在FPGA上的布线、仿真和调试。同时,对于转换器的转换精度进行了分析,证明其具有比较高的精度和较好的动态性能。

摘要： 本文提出了一种利用线性霍尔器件的全数字式的轴角数字转换器.解算器测量永磁同步电机的漏磁通而得到合有转子位置信息的正交正弦波,利用轴角解算器的位置检测算法得到转子的角位置。由于使用基于CORDIC算法的正余弦发生器和数字积分器,轴角数字转换得以完全在FPGA中实现,并以此完成了在FPGA上的布线、仿真和调试。同时,对于转换器的转换精度进行了分析,证明其具有比较高的精度和较好的动态性能。

摘要： 本文详细介绍了一种中频数字化PCM/FM接收机的软硬件设计方法,并给出了样机的实验结果,它们表明所设计的数字接收机能够正确地解调PCM/FM信号,有效动态范围在50dB以上,并且当信噪比优于7dB时可以正常工作.

摘要： 本发明提出基于CORDIC的三角函数流水线迭代求解方法，包括以下步骤：步骤S1：根据待求解的输入角所在象限确定当前角的角度和坐标值；步骤S2：将当前角与输入角进行比较并旋转，生成新角；步骤S3：判断新角是否与输入角重叠或新角的旋转次数i和坐标值是否达到计算精度，如果是则停止旋转，如果否则将新角作为当前角重复步骤S2‑S3直至停止旋转或达到旋转次数上限；步骤S4：获取新角的余弦值和正弦值，并将余弦值和正弦值转化为高精度浮点数结果输出。本发明保证了预设浮点数的有效位宽能够用尽，极大地缩短了高精度运算的时间；同时对旋转角过程进行了优化和改进，解除了每次迭代必须旋转固定角的限制，从而使精度大大增加。

摘要： 本发明公开了一种基于Cordic算法的瞬时测频方法，通过每一路信号与相邻信号的关系，对应差分信号的关系，构造差分等式，再借助FPGA中Cordic算法内核，快速求解差分算法的结果，然后利用信号的自相关性，对信号进行计算和补偿，最后利用采样特性，求解出信号频率。本发明巧妙利用数学变化和信号本身的特性，通过数学变化和内置核计算，大大减小了对大量数据源的依赖性。同时，本发明利用的是相邻信号的特性推导，减少了对周期性或标准性的依赖，可以支持单路和多路结构的瞬时频率测量。

摘要： 本发明公开了一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统，属于电阻抗成像领域，包括：FPGA控制DAC产生正弦激励信号经恒流源后输入到模拟开关阵列中，受FPGA控制激励电流注入EIT传感器，经模拟开关阵列送入仪用放大器，带通滤波器和固定增益放大器后得到模拟信号，同时送入预采样ADC和四个高精度ADC；经过预采样ADC后的信号反馈控制仪用放大器，进行增益调整完成动态增益跟踪。然后，FPGA产生四种控制时钟信号驱动高精度ADC进行并行采集；最后利用宽带模式校正算法或窄带模式校正算法，对四组并行采样的数据中增益失配误差和时间相位失配误差分别进行校正，完成幅度解调进行反演成像；本发明兼顾生物医学领域对电阻抗成像系统信噪比和采样率的要求。

摘要： 一种高稳定性的CORDIC算法实现电路，属于集成电路技术领域。包括CORDIC算法运算模块和检错纠错模块，CORDIC算法运算模块包括n个级联的CORDIC运算单元，检错纠错模块包括第一寄存器组、第二寄存器组、第一加法器、比较器和选择器，第一寄存器组的输入端连接第m个CORDIC运算单元的输出端，其输出端连接第一加法器和选择器的第一输入端；第二寄存器组的输入端连接第n个CORDIC运算单元的输出端，其输出端连接第一加法器和选择器的第二输入端；比较器的输入端连接第一加法器的输出端，其输出端连接选择器的选择控制端，用于控制将选择器的第一输入端或第二输入端的输入信号作为CORDIC算法实现电路的输出信号。本发明解决了低压下的稳定性问题和容噪技术中硬件开销大的问题。

摘要： 本发明公开了一种改进的跳跃迭代CORDIC系统及方法。所述改进的跳跃迭代CORDIC方法可根据迭代残差匹配查找近似预选角度，跳过冗余迭代，进行跳跃迭代计算，从而可以大幅减少迭代次数；其中，在计算正切值时，可以直接进行跳跃迭代，而在计算正余弦值时，可以执行经典迭代与跳跃迭代组合的综合迭代，对随之引起的模数因子的改变进行矫正，从而有效保证计算结果的精度。通过仿真和FPGA运行验证，所述改进的跳跃迭代CORDIC方法在实时性强，硬件资源有限，精度要求高的数字信号处理系统中具有潜在的应用价值。

摘要： 本发明提供了一种基于优化的CORDIC算法的蝶形运算单元设计方法和设备，方法包括包括：S1、基于CORDIC算法，改进角度值公式，并输入蝶形运算单元的初始旋转坐标；S2、用存储角度替代蝶形运算单元旋转因子的实部值和虚部值，获取旋转因子对应的角度值；S3、进行迭代运算，每次迭代时，通过比较器选取不同的权重函数，基于所述权重函数，选取距离最近的所述角度值；S4、基于距离最近的所述角度值，通过移位和加法操作完成每次迭代；S5、迭代完成后，修正校正因子，并输出多次迭代后的旋转坐标。并在保持一定精度下对校正因子进行了化简，大大提高了运算速度。

摘要： 本发明公开了一种基于Cordic算法的瞬时测频方法，通过每一路信号与相邻信号的关系，对应差分信号的关系，构造差分等式，再借助FPGA中Cordic算法内核，快速求解差分算法的结果，然后利用信号的自相关性，对信号进行计算和补偿，最后利用采样特性，求解出信号频率。本发明巧妙利用数学变化和信号本身的特性，通过数学变化和内置核计算，大大减小了对大量数据源的依赖性。同时，本发明利用的是相邻信号的特性推导，减少了对周期性或标准性的依赖，可以支持单路和多路结构的瞬时频率测量。

摘要： 本发明涉及一种基于CORDIC算法的ZC‑DFT序列生成方法，属于计算机领域。该方法为：将ZC序列的频域表示；转化成频域连续采样的两个序列与常量Xu(0)乘积的形式；其中，查找表A适用k作为索引。本发明的循环移位的ZC序列的频域表示中，仅需要使用一个复数乘法运算以及若干移位和加法运算就能生成ZC‑DFT序列，并且计算过程利用所提表达式的对称性质，能够节约一半的计算量，极大地降低了PRACH基带信号生成算法的复杂度和处理时延。

摘要： 本申请涉及一种基于CORDIC算法实现反正切计算的方法，所述方法首先将输入的(x,y)依次经过象限预处理模块和绝对值预处理模块进行处理，然后再经过CORDIC算法模块进行迭代计算以实现反正切计算；所述象限预处理模块首先对输入的(x,y)进行判断，看是否需要对其进行转换，确保完成该步骤后的输入值位于第一象限内；所述绝对值预处理模块首先使上述经过象限预处理模块的(x,y)分别对应出二进制数，确保x和y的绝对值同时满足小于等于其最大绝对值，且大于其最大绝对值的一半。本发明所述方法能够显著提高FPGA实现反正切计算的范围与精度，且操作简单，易于移植。

摘要： 本实用新型提供的自动CORD线焊接及CORD线整理供给装置，包括底板，焊接臂，挂线器，供线器，焊接台，剥线器，所述底板上方一侧设置有焊接臂，所述焊接臂为四轴机械臂，所述焊接臂的顶端设置有焊接头，所述焊接臂一侧设置有挂线器，所述挂线器位于底板的竖直方向依次设置有第一滚轮、第二滚轮、第三滚轮和第四滚轮，所述第三滚轮与第四滚轮之间设置有滑轨，所述滑轨与供线器连接，所述供线器位于第四滚轮一侧设置有进线孔，所述供线器内部位于进线孔一侧设置有第五滚轮，所述供线器内部另一侧设置有第六滚轮，所述供线器一侧设置有出线孔，所述供线器位于出线孔两侧设置有切割刀，所述供线器与焊接臂之间设置有焊接台，所述焊接台一侧设置有剥线器。