数字锁相环

摘要： 针对传统方法设计的全数字锁相环存在锁相精度不高、锁相速度慢等问题,提出一种基于CPLD实现的新型自动变模全数字锁相环。它可以根据相位误差的大小自动控制数字滤波器的模值,减少在捕捉过程中因相位调整频繁而产生的相位抖动,而设计的基于状态机的数控振荡器可以通过先"粗调"再"精调"来提高锁相精度以及锁定速度。新型锁相环利用QuartusII对Verilog代码编辑综合,并用Modelsim进行了仿真。仿真结果表明,上述锁相环具有抗干扰能力强、动态响应快、锁相精度高的特点,适用于多种应用领域如数字通信、测量和工业控制中。

摘要： 针对带残余频偏的长短码直扩码分多址信号伪码估计问题,首先利用短码和长码的周期性分段接收信号构建信号矩阵;其次采用特征值分解法得到带残余载波的用户特征向量子空间,并采用全数字锁相环跟踪、消除残余频偏;然后利用Givens矩阵对特征向量组成的荷载矩阵进行旋转,提出结合随机差分和模拟退火思想的鲸鱼优化算法,寻求方差最小化的最佳旋转角,从而估计各用户的复合码片段并依次拼接;最后利用梅西算法和相关运算估计各用户的长码和短码。仿真结果验证了该算法对带残余频偏的LSC-DS-CDMA信号伪码估计的有效性。

摘要： 吉林一号卫星测控采用USB测控体制,遥控接收采用FFT+DPLL1+DPLL2的架构,FFT主要实现对载波的粗捕,DPLL1在FFT的基础上实现对载波相位的精跟踪,DPLL2实现副载波的跟踪。对遥控副载波跟踪所用到的数字PLL技术进行了研究,首先给出了载波多普勒折算到副载波上的方法,然后对模拟PLL数字化进行了详细的论述,并设计了遥控副载波同步用的PLL2,对其稳定性、快捕带及快捕时间、捕获带和捕获时间、同步速率等进行了分析和仿真。结果表明,该方法具有捕获时间短、跟踪精度高、稳定性好等特点,易于数字化实现,已成功在吉林一号系列卫星中得到应用。

摘要： 针对传统频率测量电路复杂、采集速度较慢的问题,基于FPGA(现场可编程逻辑门阵列),采用全数字锁相环对待测量信号进行倍频,辅以自适应时钟模块、计数模块和串口接收发送模块,设计了多通道频率测量系统,从而达到精简电路并实现对多路待测信号的快速精准测量。实验结果表明,对于100 Hz~10 MHz频率的稳定信号,测量时间仅为100 ms,与标准频率计相比,相对误差<0.5 ppm(1 ppm=10-6)。可用于多路频率信号的实时采集测量。

摘要： 科里奥利质量流量计的用途非常广泛,其不仅可以直接进行流体质量流量测量,而且结果非常的准确,所以发展前景极其可观。不过,科氏质量流量计对信号展开处理的过程中存在一些问题,主要为:信号频率易发生变化、信号容易产生干扰,所以为了有效解决这些问题,就运用到了数字锁相环,将其应用在科氏质量流量计信号处理当中,不仅有效改善了信号频率经常变化的问题,而且出现谐波干扰问题时,数字锁相环能够良好得出信号频率的变化情况,并计算出相位差,给科氏质量流量计的使用带来很大帮助。

摘要： 针对带残余载波的LSC-DSSS信号伪码估计困难的问题,研究了利用特征值分解法、全数字锁相环(digitalphaselockedloop,DPLL)和梅西算法的伪码盲估计方法。根据长码和短码周期对接收信号进行二次分段,利用矩阵特征值分解和酉矩阵去位置模糊估计带残余载波的复合码,利用DPLL和二次延迟相乘分别消除残余载波和复合码拼接的幅度模糊及短码的影响,利用梅西算法和相关运算,得到长码和短码的估计。仿真结果表明,在频偏为0.02,信噪比为-9.3dB以上时,该算法的长短码误码率可达到1%以下。

摘要： 随着信息化社会的发展,数字锁相环越发受研发人员的重视.而相位噪声是衡量数字锁相环性能的关键技术,更是研究的重点.介绍数字锁相环的组成结构和工作原理,建立环路各个模块的相位噪声模型,从闪烁噪声和白噪声的特性入手,定性分析相位噪声的影响因素,并针对电荷泵增益和环路滤波器阻抗对锁相环电路相位噪声的影响进行了仿真,进一步验证了分析结果,为设计高性能的数字锁相环提供理论基础.

摘要： 针对传统感应加热电源多采用模拟电路设计而由此带来的电路易老化,不易维护,控制较为复杂且精度不高等问题,设计了用DSP和CPLD双处理器控制的超音频感应加热电源,该电源采用移相调功的控制策略.首先,利用DSP设计积分分离PID控制算法来实现恒功率恒电流的双闭环控制.其次,提出了一种基于CPLD设计的自动变模全数字锁相环来提高频率跟踪的速度和精度.最后,对设计的电源进行实验论证,该数字化感应加热电源可使MOSFET开关管工作在软开关状态,具有控制精度高和稳定性强等优点.

摘要： 分析传统数字锁相环的工作原理发现,积分鉴相器在相位同步时会产生多余的超前-滞后脉冲,这些超前-滞后脉冲会引起锁相环相位误调整,从而造成不预期相位抖动.为了提高数字锁相环位同步时钟的相位抖动性能,提出一种相位误差的搜索算法,不仅消除了相位同步后相位误调整造成的相位抖动,也降低了数字锁相环的环路滤波器设计难度.经Xilinx开发的Vivado工具进行系统仿真,证明了设计方案的正确性和可行性.

摘要： 针对超声波换能器谐振频率漂移的问题,提出了一种基于高精P WM的超声波电源频率跟踪控制方法.该方法使用高精度P WM,使超声波电源能跟踪输出更精确的谐振频率,提高电源调频精度,获得较高的输出效率.采用数字锁相环对谐振频率进行跟踪,并对跟踪环路中各部分进行了设计.实验结果表明,该频率跟踪控制系统具有良好的稳定性和较好的调频精度,频率调整分辨率高达0.08Hz,完全满足对超声波换能器工作谐振频率跟踪的要求.

摘要： 利用Clock Design Tool设计960M数字锁相环.通过在线调整环路参数,实现环路参数优化,并且通过搭接硬件实现了设计的功能.实验表明,仿真结果和实验结果吻合.使用软件开发减少了设计的难度和工作量.

摘要： 数字锁相环是现代数字通信的核心技术。本文详细推导了从模拟锁相环到数字锁相环的变换，指出在采样率远远大于系统带宽的前提下，可以根据模拟锁相环的环路参数直接得到数字锁相环的环路参数。建立了数字通信中常用的costas环路的simulink模型。最后给出了仿真结果。

摘要： 基于无极灯负载特性的分析,结合锁相环原理,提出了一种适用于无极灯电子镇流器的数字锁相控制方案.选取半桥中点电压和灯管管压相位差作为控制变量,实现工作频率自动跟踪谐振频率变化.介绍了控制方案的软件控制流程及相应的硬件电路.在无极灯电子镇流器样机上进行了实验,实验结果验证了所提方案是可行的.

摘要： 本文针对无换向器同步电机软起动装置的无冲击并网这一技术难点，进行了较为深入的分析和研究。提出了基于全数字锁相环的调频锁相方法和基于励磁电流闭环控制的调压策略。软件锁相算法采用检测电网和电机反电势过零点鉴相、锁相环与速度环、电流环协同调节的双模控制方式，锁相并网过程配合励磁控制。通过MATLAB仿真及平台实验均验证了该方案的可行性。在并网控制阶段末期，同步电机定子端电压与电网电压差值满足频率差小于0．25Hz，电压差小于电机额定电压的5％，完全满足工程中无冲击并网条件。

摘要： 本文设计了一种链型超高速视频光纤传输系统,进行海量的视频与控制数据的传输,传输数据率可达到2.5Gbps。同时,采用了新的数字锁相环(digital phase-locked loop DPLL)进行系统时钟同步。本系统已成功应用于高速公路监控系统。

摘要： 随着无线通信技术的快速发展,频率源做为无线通信系统的重要组成部分,其相关技术有了很大的进步,应用越来越广泛.为满足S波段射频接收机系统的研究需要,本文利用频率综合芯片SI4133和单片机,设计并实现了一款可调频率源,其结构简单、控制灵活、可生成范围在62.5MHz～1.8GHz的频率信号,且相位噪声和杂散都较低,能够适用于不同的应用领域.本文阐述了数字频率源的基本工作原理、样机的设计方案,测试结果表明该频率源输出频率、相位噪声等参数满足设计指标要求.

摘要： 随着无线通信技术的快速发展,频率源做为无线通信系统的重要组成部分,其相关技术有了很大的进步,应用越来越广泛.为满足S波段射频接收机系统的研究需要,本文利用频率综合芯片SI4133和单片机,设计并实现了一款可调频率源,其结构简单、控制灵活、可生成范围在62.5MHz～1.8GHz的频率信号,且相位噪声和杂散都较低,能够适用于不同的应用领域.本文阐述了数字频率源的基本工作原理、样机的设计方案,测试结果表明该频率源输出频率、相位噪声等参数满足设计指标要求.

摘要： 随着无线通信技术的快速发展,频率源做为无线通信系统的重要组成部分,其相关技术有了很大的进步,应用越来越广泛.为满足S波段射频接收机系统的研究需要,本文利用频率综合芯片SI4133和单片机,设计并实现了一款可调频率源,其结构简单、控制灵活、可生成范围在62.5MHz～1.8GHz的频率信号,且相位噪声和杂散都较低,能够适用于不同的应用领域.本文阐述了数字频率源的基本工作原理、样机的设计方案,测试结果表明该频率源输出频率、相位噪声等参数满足设计指标要求.

摘要： 随着无线通信技术的快速发展,频率源做为无线通信系统的重要组成部分,其相关技术有了很大的进步,应用越来越广泛.为满足S波段射频接收机系统的研究需要,本文利用频率综合芯片SI4133和单片机,设计并实现了一款可调频率源,其结构简单、控制灵活、可生成范围在62.5MHz～1.8GHz的频率信号,且相位噪声和杂散都较低,能够适用于不同的应用领域.本文阐述了数字频率源的基本工作原理、样机的设计方案,测试结果表明该频率源输出频率、相位噪声等参数满足设计指标要求.

摘要： 随着无线通信技术的快速发展,频率源做为无线通信系统的重要组成部分,其相关技术有了很大的进步,应用越来越广泛.为满足S波段射频接收机系统的研究需要,本文利用频率综合芯片SI4133和单片机,设计并实现了一款可调频率源,其结构简单、控制灵活、可生成范围在62.5MHz～1.8GHz的频率信号,且相位噪声和杂散都较低,能够适用于不同的应用领域.本文阐述了数字频率源的基本工作原理、样机的设计方案,测试结果表明该频率源输出频率、相位噪声等参数满足设计指标要求.

摘要： 提供了一种时间到数字转换器。该时间到数字转换器包括延迟电路，该延迟电路被配置为迭代地延迟参考信号以生成多个延迟参考信号。另外，该时间到数字转换器包括多个采样电路，其中每一者被配置为基于多个延迟参考信号之一来对振荡信号采样。该时间到数字转换器还包括控制电路，该控制电路被配置为基于振荡信号的相位的预测值来解除激活多个采样电路中的至少一者。

摘要： 本发明实施例提供一种数字延时锁相环及控制数字延时锁相环的方法，该数字延时锁相环包括：包括：控制器和数字控制延时链，该数字控制延时链包括至少两个延时单元；该控制器，用于根据加减码控制信息，生成第一控制码，以实现增减时钟通路中的延时单元个数；该延时单元的用于输入该第一控制码的输入端与用于输入第二控制码的输入端之间设置有延时组件，该第二控制码由该第一控制码确定，该第一控制码与该第二控制码用于控制各该延时单元的开与关；该延时组件，用于在增加时钟通路中的延时单元个数后，控制参考时钟信号在增加延时单元前的时钟通路中的输出与增加延时单元后的时钟通路中的输出同步。本实施例可以有效消除毛刺。

摘要： 本发明提供一种数字延时锁相环和调节数字延时锁相环的方法。本发明数字延时锁相环，包括：数字控制延时链和控制器，控制器用于根据参考时钟信号以及数字控制延时链的输出端输出的时钟信号生成给数字控制延时链提供的数字控制码，数字控制延时链的输入端用于接收参考时钟信号，数字控制延时链用于采用参考时钟信号对第一类数字延时单元的数字控制码进行采样同步，采用本地时钟信号对第二类数字延时单元的数字控制码进行采样同步，使得数字延时锁相环在一次调整锁定的过程中，每次数字控制码的切换能够保持发生在本地时钟信号的同一半周期，使得从数字控制延时链输出的延时时钟信号不会产生毛刺。

摘要： 提供了一种时间到数字转换器。该时间到数字转换器包括延迟电路，该延迟电路被配置为迭代地延迟参考信号以生成多个延迟参考信号。另外，该时间到数字转换器包括多个采样电路，其中每一者被配置为基于多个延迟参考信号之一来对振荡信号采样。该时间到数字转换器还包括控制电路，该控制电路被配置为基于振荡信号的相位的预测值来解除激活多个采样电路中的至少一者。

摘要： 本发明实施例提供一种数字延时锁相环及控制数字延时锁相环的方法，该数字延时锁相环包括：控制器和数字控制延时链，该数字控制延时链包括至少两个延时单元；该控制器，用于根据加减码控制信息，生成第一控制码，以实现增减时钟通路中的延时单元个数；该延时单元的用于输入该第一控制码的输入端与用于输入第二控制码的输入端之间设置有延时组件，该第二控制码由该第一控制码确定，该第一控制码与该第二控制码用于控制各该延时单元的开与关；该延时组件，用于在增加时钟通路中的延时单元个数后，控制参考时钟信号在增加延时单元前的时钟通路中的输出与增加延时单元后的时钟通路中的输出同步。本实施例可以有效消除毛刺。

摘要： 本申请提供一种数字锁相环和数字锁相环的操作方法。所述数字锁相环包括数字鉴相器、数字环路滤波器、数字控制振荡器、第一分频器、第二分频器、抖动块和数字相位域滤波器，其中，所述第一分频器基于第一分频值对振荡信号的第二频率进行分频并且输出分频结果作为具有第三频率的分频信号，所述第二分频器基于第二分频值对振荡信号的第二频率进行分频并输出分频结果作为具有最终频率的输出信号，所述抖动块接收所述分频信号并且随着所述分频信号通过的周期基于预置样式对所述第一分频值执行抖动，并且所述数字相位域滤波器在相位域中对所述分频信号执行第二低通滤波并输出所述第二低通滤波的结果作为反馈信号。

摘要： 提供一种全数字锁相环和操作全数字锁相环的方法，所述方法包括：使用搜索窗检测全数字锁相环的反馈信号中的相变；基于检测结果，控制全数字锁相环的闭环带宽。当在搜索窗之外检测到相变时的闭环带宽大于当在搜索窗之内检测到相变时的闭环带宽。

摘要： 本发明公开了一种全数字锁相环系统及全数字锁相环的频率校准方法，其中，全数字锁相环系统包括全数字锁相环，用于在校准阶段分别根据载波频率信号和晶体频率信号相应生成对应环路锁定时的第一控制码和第二控制码，以及在正常工作阶段根据晶体频率信号和第二频率放大倍数生成目标输出频率信号；校准单元，用于根据第一控制码和第二控制码对第一频率放大倍数进行校准，生成第二频率放大倍数。该全数字锁相环系统及全数字锁相环的频率校准方法能够跟踪晶体频率，输出符合系统要求的频率信号，降低了在载波受干扰或者无载波时全数字锁相环输出的频率精度下降的风险。

摘要： 本发明提供一种全数字锁相环的锁定方法及全数字锁相环电路，获取环路相位差，基于环路相位差产生振荡调谐字；基于振荡调谐字调整全数字锁相环输出信号的频率，并基于全数字锁相环输出信号更新环路相位差，重新调整全数字锁相环输出信号的频率，直至相位锁定；其中，相位锁定过程至少包括两个调整阶段，实时监测所述环路相位差，当环路相位差小于相位差阈值时进入下一调整阶段，并改变环路参数逐步减小环路带宽。本发明通过粗调、中调、精调逐步锁定相位，并基于环路相位差逐渐减小环路带宽减小锁定时间；基于振荡调谐字调整相位锁定的调整阶段，避免系统失锁，提高系统稳定性；利用先进的CMOS工艺，比其对应的模拟电路模块更有优势。

摘要： 本申请提供一种数字锁相环和数字锁相环的操作方法。所述数字锁相环包括数字鉴相器、数字环路滤波器、数字控制振荡器、第一分频器、第二分频器、抖动块和数字相位域滤波器，其中，所述第一分频器基于第一分频值对振荡信号的第二频率进行分频并且输出分频结果作为具有第三频率的分频信号，所述第二分频器基于第二分频值对振荡信号的第二频率进行分频并输出分频结果作为具有最终频率的输出信号，所述抖动块接收所述分频信号并且随着所述分频信号通过的周期基于预置样式对所述第一分频值执行抖动，并且所述数字相位域滤波器在相位域中对所述分频信号执行第二低通滤波并输出所述第二低通滤波的结果作为反馈信号。