BIT

摘要： 本文基于测试性模型的方法对显示器测试性提升进行研究。针对产品特点进行测试性设计,包括综合诊断架构设计、BIT设计、外部测试设计、外场人工测试以及测试性建模和仿真设计,大大提升了显示器的测试性水平,为显示器的测试性设计改进与提升提供参考方向。

摘要： 机载有源相控阵雷达由于内部数字化器件集成度高、技术复杂等因素,其BIT测试点设置和设计难度很大,单纯依赖机上BIT进行故障诊断很难准确隔离到单个LRM。该文在分析某型号雷达BIT诊断故障模糊特点的基础上,设计了一种基于贝叶斯网络的故障诊断系统,利用专家知识构建网络结构,通过EM算法确定数据不完备条件下的网络参数,采用联结树算法实现故障诊断推理,从而提高了模糊故障的诊断精度和排查效率。最后,通过实例验证了该系统的有效性和可行性。

摘要： 本文简要介绍了无人值守航管雷达及其监控系统,针对现有监控系统的现状设计了一种适用于双通道航管雷达的监控系统,该系统基于网络的分布式布局实现了远程和本地的交互并具备台位扩展性,系统可根据设备BIT自动完成通道切换,保障了雷达无人值守时的可靠性;同时系统通过控制权和用户权限等设计提高了雷达控制的安全性。该系统已在实际项目中应用并获得了较好的评价,具有很强的实用和推广价值。

摘要： 针对BIT^(*)存在小样本下路径规划成功率低、冗余大样本下路径规划效率有待提高的问题,提出基于样本增量生成和概率随机几何图的BIT^(*)-SP算法,设计了生成样本和选择样本的启发式函数。实验结果表明,BIT^(*)-SP算法在小样本下路径规划成功率大幅度提高,且能更快找到初始解;在大样本下能用更短的时间找到一条优秀的路径,规划速度显著提升。该算法鲁棒性高,在简单及复杂环境中都能适用,性能高效。

摘要： 机内测试(BIT)是应用于复杂电子系统中非常重要的一种自测试手段,是测试性设计实现的重要保证。嵌入式测试能力的好坏直接关系到系统或设备内部检测和隔离故障的能力优劣。针对电子设备中BIT与功能设计脱节、测试总线资源不足、电子设备难以直接嵌入测试等难题,本文提出基于BIT设计的电子设备验证平台的构建方案,并结合典型案例实物进行BIT设计和电子设备验证平台的搭建,对典型案例实物完成了测试性分析、BIT设计、故障注入系统的设计、综合诊断和性能验证,从而提高电子设备的可测试性和维修性、简化测试和维修设备、提高测试和维修效率、为电子设备的综合诊断和健康管理提供案例性能验证支撑。

摘要： 农业大场景下,传统的A星算法计算量迅速上升,搜索效率低,实时性差。RRT算法虽然能够满足大场景下的路径规划要求,但在没有适当采样指导的情况下搜索较为盲目,性能不稳定且耗时较长。而BIT算法结合两种算法的优势,在大场景下能够快速求解出最优路径,但生成的路径仍存在折角过多的问题,不适用于真正的机器人运动。因此,本文在BIT算法仿真的基础上,加入障碍物膨胀,并对算法生成的路径进行曲线优化,从而实现机器人更平稳地运行。实验结果表明,处理后的算法路径代价更小,行驶路径更安全、运动更平稳。

摘要： APSoc芯片以其优秀的性能、可扩展性与灵活性得到了广泛的应用,其主要分为两大部分,分别是PS (Processing System)和PL (Programmable Logic),其中PL部分可以通过加载不同的BIT文件实现不同的功能。本文主要研究如何将国产APSoc平台与Linux系统相结合,通过PS控制PL部分,实现系统在运行过程中可以动态地加载BIT,并通过预先设计好的AXI DMA功能以测试动态加载是否成功。测试结果表明,在Linux系统上可以实现APSoc的动态加载BIT,验证了APSoc的扩展性与灵活性。

摘要： 采用层级BIT设计架构,建立了操作系统层与应用层BIT交互的接口模型。按照BIT不同的分类依次设计不同类型的BIT测试项,在基于ARINC653标准AcoreOS653操作系统下实现并验证设计的相关BIT测试项。通过研究证明了在层级BIT架构下设计出的BIT测试项,根据不同测试项引发故障严重程度的不同合理设计不同的故障阈值,既保证了较高的故障检出率,又降低了故障误报的风险。

摘要： 设计开发了一种通用化BIT软件架构技术,可应用于机载嵌入式计算机。将BIT软件按照功能分为硬件驱动层、测试算法层、测试配置及控制层、应用接口层等,可极大程度实现不同硬件环境、操作系统环境下,BIT软件的可移植性,还定义了一种操作系统启动前实现硬件BIT检测的方法,可有效提高内存、CPU等硬件资源的故障检测率。

摘要： 目前,国际经济贸易规则和知识产权规则都处于重构时期.《TRIPS协定》的影响力已大不如前,在发达国家的大力推动之下,自由贸易协定兴起,越来越多的国家将知识产权作为一种“投资”,纳入双边投资条约的保护范围,知识产权保护标准因此大幅提升.以我国为首的发展中国家也在积极主张利用国际知识产权保护体系,保护传统知识和遗传资源.我国应当充分利用不同的知识产权保护路柽,在自由贸易协定中提出保护传统知识和遗传资源等主张,在双边投资条约谈判中应避免设立过高的投资领域知识产权保护标准,在公共健康和人权等领域充分使用软法这一国际知识产权保护新路径.

摘要： 本发明提供一种基于4b it到6b it的独立卷积3×3的设计方法，所述方法是将需要优化转化的数据顺序预先进行转化，即在卷积核数据的存储过程中，将相邻两个深度的数据交叉存储，最后一个深度的数据与0交叉存储；并且在后面的卷积计算过程中，将原有的特征图数据调整顺序，再进行使用相乘再相邻相加的s imd指令，从而使得8b it数据相乘相加后数据变为16b it；将卷积核数据顺序进行调整，存成使用时需要的顺序。本优化方法实现速度的成倍提升，特别是相对于使用C程序提升速度。

摘要： 本发明提供了一种使用单个DSP单元并行计算6个4Bit和3Bit整形数据乘法运算方法，其特点是扩展了FPGA中DSP对低位宽乘法计算的支持，使得一个DSP能够同时计算6个4Bit和3Bit整形数据输入7Bit整形数据输出的乘法运算，充分发挥了低位宽计算优势，大幅度提高计算并行度，减少资源消耗，进而提升计算速度降低功耗。

摘要： 本发明涉及一种带BIT检测的全国产化的VPX架构综显装置，属于VPX架构综显装置及BIT检测技术领域。本发明的装置选用BMC+CPLD的架构进行BIT设计，BMC负责通讯和信息采集，CPLD负责复位管理、电源控制和状态指示灯控制，BMC每隔2S重复采集板卡的BIT信息。所有器件均为国产自主可控器件，不受禁运的影响；可以提供强大的计算和图形显示处理能力；可以进行快速地BIT检测，提高系统的可靠性和可维修性。

摘要： 本发明涉及一种多bit输入与多bit权重乘累加的存内计算单元，其特征在于，包括输入端、多个6管SRAM存储单元、累加电容和输出线；各所述6管SRAM存储单元的字线分别与所述输入端连接，各所述6管SRAM存储单元的位线通过开关与所述累加电容的第一端连接，所述累加电容的第一端通过开关与输出线连接；所述输入端用于输入不同脉宽的输入信号，所述累加电容用于累加各所述6管SRAM存储单元的位线上的电压。本发明实现了减小了面积的多位运算。

摘要： 本发明涉及一种将16bit转换为8bit图像数据的改进直方图均衡化方法，包括下列步骤：读取待处理的红外信息数据流文件；根据待处理的红外信息数据流文件大小与单帧红外图像输出尺寸，确定连续数据流程总帧数；定位红外信息数据流位置，截取16bit像素红外数据I；针对当前帧的红外数据I进行改进直方图均衡化，将其从16bit数据量化为8bit数据；对I″进行局部对比度增强，将当前像素点的灰度值与以当前点为中心领域内灰度均值进行比较，如果当前像素点灰度值大于领域内灰度均值，则对该点进行增强，否则对其减弱，得到增强后8bit图像。

摘要： 本发明公开了一种基于阻类存储器的2bit和4bit华莱士树型乘法器电路，其中，2bit华莱士树型乘法器电路包括第一与门电路、第二与门电路、第三与门电路、第四与门电路、第五与门电路、第六与门电路和1个第一异或门电路，其中，所述第一与门电路的输出端分别电性连接到第一异或门电路的一个输入端和第五与门电路的一个输入端，所述第二与门电路的输出端分别电性连接到第一异或门电路的另一输入端和第五与门电路的另一输入端，所述第三与门电路的输出端电性连接到第六与门电路的一个输入端，所述第四与门电路的输出端电性连接到第六与门电路的另一个输入端。本发明能够减少乘法器单元和CP路径长度。

摘要： 本发明涉及一种多bit输入与多bit权重乘累加的存内计算单元，其特征在于，包括输入端、多个6管SRAM存储单元、累加电容和输出线；各所述6管SRAM存储单元的字线分别与所述输入端连接，各所述6管SRAM存储单元的位线通过开关与所述累加电容的第一端连接，所述累加电容的第一端通过开关与输出线连接；所述输入端用于输入不同脉宽的输入信号，所述累加电容用于累加各所述6管SRAM存储单元的位线上的电压。本发明实现了减小了面积的多位运算。

摘要： 本发明公开了一种基于FPGA的支持8bit和16bit数据位宽的可配置的CNN乘法累加器，包括控制模块、输入特征图寄存器、权重寄存器、部分和寄存器、PE阵列以及输出特征图寄存器，其中：所述控制模块用于控制整个卷积计算的时序；输入特征图寄存器用于寄存输入特征图，并把输入特征图像素按照卷积顺序输出到PE阵列；权重寄存器用于为PE阵列提供输入权重；部分和寄存器是一个只有一层的寄存器阵列，PE阵列用于完成卷积计算，输出特征图寄存器用于寄存通过PE阵列完成计算后的值。本发明能加快CNN硬件加速器的设计与部署，简化设计流程。

摘要： 本发明实施例公开了一种提升低bit显示设备色彩显示能力的方法、装置及设备，其中方法包括：从低bit显示设备能够区分的图像色阶数列中选择相邻两阶色彩；利用选择的相邻两阶色彩填充出位于该相邻两阶色彩之间的低bit显示设备无法区分而高bit显示设备能够区分的过渡色彩。本发明利于低bit显示设备可以区分的相邻两阶色彩的不同配比，来填充出相邻两阶色彩之间的低bit显示设备无法区分而高bit显示设备能够区分的过渡色彩，达到低bit显示设备显示的色彩可以平滑过渡，使得低bit显示设备上可以显示高bit图片的效果，解决了由于硬件限制，低bit显示设备无法显示高bit图片效果的问题。

摘要： 本申请涉及一种1bit双极化辐射单元及波束扫描阵列天线系统。辐射结构包括：连接单元和辐射单元；连接单元为由四个导板组成的主十字架结构，每一导板上设有二极管，以控制导板的通断；辐射单元包括两个半圆环形的辐射贴片，其中一个辐射贴片与主十字架结构中相邻的两个导板的末端相连，另一个辐射贴片与另外两个导板的末端相连；同一辐射贴片对应的两个导板上的二极管的方向相反；两个辐射贴片对称且两组对应端均通过电容相连，以构成环状构型；导板包括第一连接部和第二连接部；第一连接部的首端组成副十字架结构；第二连接部的首端与对应第一连接部的末端相连；第二连接部的末端与对应辐射贴片相连。本申请剖面低、易于集成，且结构简单、成本低。