SRAM

摘要： 提出一种12T结构的抗单粒子翻转和多节点翻转的SRAM存储单元,通过功能和电荷注入仿真研究该单元结构的读写性能和抗单粒子翻转的能力。研究结果表明:提出的PSQ-12T存储单元的面积为0.95μm^(2);数据保持、读和写的静态噪声容限分别为0.37,0.22,0.61 V;静态功耗为1.09 nW;当工作频率为500 MHz时,动态功耗为21.6μW;发生单节点“1-0”翻转的临界电荷大于500 fC;同一势阱和不同势阱中特定的多节点产生翻转的临界电荷也都大于500 fC。

摘要： 在通信系统的数据传输过程中易出现部件失效、总线冲突以及噪声干扰等问题,针对这一情况,构建了基于CPLD的双CPU冗余通信系统,采用CPLD作为仲裁模块,实时监测两个CPU的运行状态,及时做出准确的逻辑判断,实现双CPU之间的总线切换。此外,CPLD外接一个SRAM作为双CPU之间工作信息的存储器,保证信息数据传输的实时性和高效性,以提高通信系统的可靠性,而且系统采用双以太网和双RS 422组成的交互通信冗余网络,利用冗余技术进一步提高了整个系统的可靠性。该技术能有效保障通信系统持续稳定地运行,在各个领域的通信系统中都有非常大的应用价值。

摘要： 单粒子翻转(SEU)是影响空间电子设备可靠性的重要因素,本文提出了一种SEU甄别与定位技术方法,研制了原理样机。硅探测器与辐照敏感器件在垂直方向相互临近安装,粒子入射到硅探测器的位置区域与目标辐照器件单粒子翻转的物理位置相对应。采用波形数字化技术实现了多道粒子甄别与能量信号测量,通过数据回读比较法实现了SRAM器件翻转逻辑定位检测。根据实验室测试和单粒子辐照试验结果,可探测高能粒子的LET≥6.06×10^(-3) MeV·cm^(2)/mg,入射粒子的位置分辨率优于5 mm,最大计数率≥10000 s^(-1),SRAM器件的SEU巡检周期时间分辨率为13.76 ms。通过掌握大容量SRAM型器件的SEU甄别与定位及其辐射环境感知能力,有助于提升空间电子设备的在轨工作性能。

摘要： 针对多行扫多通道恒流发光二极管(Light Emitting Diode,LED)显示驱动芯片的SRAM选择问题,突破常规选择,基于通用类型的SRAM IP,设计了SRAM控制器。该控制器由控制电路、指令译码电路、数据处理电路、存储内建自测(Memory Build in Self-Test,MBIST)电路等主要部分组成。仿真和实验结果表明,采用该电路设计的显示驱动芯片可以减小芯片面积,降低成本,节省系统带宽,进一步提升显示的刷新率,降低系统设计的复杂度,为类似设计提供了新的设计思路。

摘要： 以传统的6T SRAM(5T+1MOS驱动管)结构硅基OLED像素电路为例,分析了开关管尺寸对数据写入的影响.提出了一种新型数字型硅基OLED像素电路,用5T(4T+1MOS驱动管)实现与6T SRAM(5T+1MOS驱动管)结构相同的功能.另外新型的像素电路与传统的SRAM结构相比,其数据写入不受开关管尺寸的影响,可以采用最小尺寸的开关管.基于SMIC 0.18μm 1.8 V/5 V混合信号工艺设计,通过仿真得出6 T SRAM结构像素电路能正常写入的开关管最小尺寸为540 nm/600 nm,像素单元版图面积为4.3μm×4.3μm;新型5T结构像素电路中的开关管尺寸可以为工艺最小尺寸,即300 nm/600 nm,版图面积为3.91μm×3.91μm,相比之下单个像素单元版图面积缩小了17.3％.

摘要： 密码设备面临故障攻击的威胁,针对密码芯片的故障攻击手段研究是密码学和硬件安全领域的重要研究方向.脉冲激光具有较好的时空分辨性,是一种准确度较高的故障攻击手段.该文详细描述了激光注入攻击的原理和方法,以集成AES-128算法的微控制器(MCU)为例实施了激光注入攻击实验.实验以微控制器的SRAM为攻击目标,分别成功实现了差分故障攻击和子密钥编排攻击,恢复了其16 Byte的完整密钥,其中后一种攻击是目前首次以激光的手段实现.研究表明,激光注入攻击能准确定位关键数据存放的物理位置,并能在任意的操作中引入错误,实现单比特的数据翻转,满足故障攻击模型的需求.激光注入攻击能在较短时间内完成自动攻击和密文收集,攻击过程贴近真实场景,对密码芯片具有极大的威胁.

摘要： 中子诱发中子单粒子效应进而影响电子设备或系统的稳定性和可靠性,本文基于中国散裂中子源BL06测试束线,在20 kW、50 kW、70 kW、80 kW和100 kW束流条件下,对800 nm、500 nm、350 nm和130 nm工艺静态随机存储器开展了不同注量率下白光中子单粒子翻转研究.实验发现:在误差允许范围内,中子注量率为1.34×107～6.68×107 n/(cm2·s)时,白光中子诱发的中子单粒子翻转平均位翻转截面无明显变化,即当前注量率范围内,中子单粒子翻转基本不考虑注量率效应.

摘要： 航空航天电子系统对电子器件选型评估时需考虑器件的多单元翻转(MCU)情况,而MCU信息提取面临的最主要困难是缺少器件的版图信息.本文提出一种基于概率统计的单粒子MCU信息提取方法,其可在无版图信息条件下以较高精度提取单粒子翻转(SEU)实验数据中的MCU信息.该方法通过统计分析SEU实验数据中不同翻转地址间的按位异或和汉明距离以提取MCU模板,然后利用该模板提取MCU信息.采用一款位交错SRAM器件的重离子实验数据对上述方法进行了验证,结果表明,该方法能以较高的精度提取实验数据中的MCU信息.该方法可省去对器件进行逆向工程的时间和成本,提高科学研究和航空航天器件选型效率.

摘要： 提出了一种基于查找表的移位寄存器链的设计,以查找表的配置存储单元作为移位模块,以查找表的输入信号作为移位地址选择信号,通过对时钟和写使能的控制进行移位操作.1个查找表最大实现32个时钟周期的移位操作,4个查找表通过配置,可实现4条相互独立的32位移位寄存器链,或首尾级联实现一个128位的移位寄存器链.基于28nm工艺,对所设计的结构进行了仿真和优化,并对电路进行了多项目晶圆流片.测试结果与仿真匹配良好,实现了32×4和128×1的移位功能,且最高工作频率达到500 MHz,与参考芯片相比,性能提高了10％.

摘要： 近日,英飞凌科技股份公司(FSE:IFX/OTCQX:IFNNY)旗下的Infineon Technologies LLC宣布推出第二代非易失性静态RAM(nvSRAM)。新一代器件已通过QML-Q和高可靠性工业规格的认证,支持苛刻环境下的非易失性代码存储和数据记录应用,包括航天和工业应用。

摘要： 本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗降低了25.5%,延时减小了31%.

摘要： 本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗降低了25.5%,延时减小了31%.

摘要： 本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗降低了25.5%,延时减小了31%.

摘要： 本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗降低了25.5%,延时减小了31%.

摘要： 本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗降低了25.5%,延时减小了31%.

摘要： 本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗降低了25.5%,延时减小了31%.

摘要： 状态检测防火墙，是目前最常见的防火墙，这种类型的防火墙，需要维护每个连接的状态信息。近年来随着P2P应用的深入发展，特别是随着BT下载、视频直播、点播的广泛应用，状态检测防火墙需要维护的连接数越来越多，造成防火墙空间使用量过大。针对这一问题，文中提出一种能够支持大规模连接数的状态检测防火墙SDBF(Stateful DetectingBloom Filter)，与传统的状态检测防火墙不同，SDBF防火墙将每个连接的标识信息存储在Bloom filter内，并将Bloom filter放在片内SRAM中。理论分析和仿真实验表明：在使用6MBytes片内SRAM的情况下，SDBF防火墙能够支持100万连接数;其内存使用量，远小于支持100万连接数的传统状态检测防火墙。

摘要： 状态检测防火墙，是目前最常见的防火墙，这种类型的防火墙，需要维护每个连接的状态信息。近年来随着P2P应用的深入发展，特别是随着BT下载、视频直播、点播的广泛应用，状态检测防火墙需要维护的连接数越来越多，造成防火墙空间使用量过大。针对这一问题，文中提出一种能够支持大规模连接数的状态检测防火墙SDBF(Stateful DetectingBloom Filter)，与传统的状态检测防火墙不同，SDBF防火墙将每个连接的标识信息存储在Bloom filter内，并将Bloom filter放在片内SRAM中。理论分析和仿真实验表明：在使用6MBytes片内SRAM的情况下，SDBF防火墙能够支持100万连接数;其内存使用量，远小于支持100万连接数的传统状态检测防火墙。

摘要： 状态检测防火墙，是目前最常见的防火墙，这种类型的防火墙，需要维护每个连接的状态信息。近年来随着P2P应用的深入发展，特别是随着BT下载、视频直播、点播的广泛应用，状态检测防火墙需要维护的连接数越来越多，造成防火墙空间使用量过大。针对这一问题，文中提出一种能够支持大规模连接数的状态检测防火墙SDBF(Stateful DetectingBloom Filter)，与传统的状态检测防火墙不同，SDBF防火墙将每个连接的标识信息存储在Bloom filter内，并将Bloom filter放在片内SRAM中。理论分析和仿真实验表明：在使用6MBytes片内SRAM的情况下，SDBF防火墙能够支持100万连接数;其内存使用量，远小于支持100万连接数的传统状态检测防火墙。

摘要： 状态检测防火墙，是目前最常见的防火墙，这种类型的防火墙，需要维护每个连接的状态信息。近年来随着P2P应用的深入发展，特别是随着BT下载、视频直播、点播的广泛应用，状态检测防火墙需要维护的连接数越来越多，造成防火墙空间使用量过大。针对这一问题，文中提出一种能够支持大规模连接数的状态检测防火墙SDBF(Stateful DetectingBloom Filter)，与传统的状态检测防火墙不同，SDBF防火墙将每个连接的标识信息存储在Bloom filter内，并将Bloom filter放在片内SRAM中。理论分析和仿真实验表明：在使用6MBytes片内SRAM的情况下，SDBF防火墙能够支持100万连接数;其内存使用量，远小于支持100万连接数的传统状态检测防火墙。

摘要： 一种SRAM单元及其检测方法、SRAM单元的检测系统和SRAM器件，SRAM单元包括：存储单元，包括第一反相器和第二反相器；传送单元，包括第一传送门晶体管和第二传送门晶体管，第一传送门晶体管和第二传送门晶体管的漏极分别与第一节点和第三节点电连接；字线，与第一传送门晶体管栅极和第二传送门晶体管栅极电连接；位线，包括第一位线和第二位线，第一位线和第二位线分别与第一传送门晶体管和第二传送门晶体管的源极电连接；与位线电连接的驱动单元，用于同时向第二节点和第四节点加载低电平；与位线电连接的读取单元，用于读取第一上拉晶体管和第二上拉晶体管的输出电流之和。通过所述SRAM单元可以侦测失效SRAM单元。

摘要： 本发明公开了一种SRAM存储单元、SRAM存储单元写操作方法及SRAM存储器。所述SRAM存储单元包括：数据锁存器、选择控制器、第一传输管及第二传输管，所述选择控制器与所述数据锁存器的电源相连，用于控制所述数据锁存器的电源与电源电压相连或者与地电平相连。所述写操作方法包括：在对所述SRAM存储单元进行写操作之前，对所述SRAM存储单元清零，使第一存储节点和第二存储节点放电至地电平。本发明可以提高SRAM存储单元写操作的可靠性，降低写操作时的瞬时功耗。

摘要： 本发明提供一种SRAM读取延时控制电路及SRAM。所述SRAM读取延时控制电路包括：延时模块、电源开关模块以及开关控制模块，其中，所述延时模块，通过所述电源开关模块连接至第一电压域电源，用于产生读取延时时间；所述电源开关模块，受所述开关控制模块的控制，用于调节所述延时模块的供电端电压，以调节所述延时模块产生的读取延时时间；所述开关控制模块，用于调节所述电源开关模块的驱动能力。本发明能够在感应放大器所在电压域的电源电压高于存储阵列所在电压域的电源电压时，增大SRAM的读取余量，提高SRAM的芯片良率。

摘要： 公开了一种静态随机存取存储(SRAM)单元及包括这种SRAM单元的存储器和电子设备。根据实施例，SRAM单元可以包括衬底上分两层设置的第一上拉晶体管、第二上拉晶体管、第一下拉晶体管、第二下拉晶体管、第一通过门晶体管和第二通过门晶体管。各晶体管均可以是竖直型晶体管。第一上拉晶体管和第二上拉晶体管可以设置在第一层上，而第一下拉晶体管、第二下拉晶体管、第一通过门晶体管和第二通过门晶体管可以设置与第一层处于不同高度的第二层上。第一上拉晶体管和第二上拉晶体管所在的区域与第一下拉晶体管、第二下拉晶体管、第一通过门晶体管和第二通过门晶体管所在的区域在相对于衬底的上表面的竖直方向上可以至少部分地交迭。

摘要： 本发明公开一种SRAM存储单元、SRAM存储器以及数据存储方法，属于半导体领域。使SRAM存储单元中的存储数据在存储节点之间不断交换，消除阈值失配。包括主电路和从属电路。主电路包括交叉耦合的第一反相器和第二反相器，第一反相器和第二反相器相互交叉耦合后，形成有第一存储节点和第二存储节点；从属电路包括串接在第二反相器的输出端和第一反相器的输入端之间的第一开关电路；从属电路还包括依次串接在第一存储节点和第二存储节点之间的第二开关电路、反相器电路以及第三开关电路；在一个存储周期内，当对第一开关电路、第二开关电路以及第三开关电路依次按照第一控制方式和第二控制方式进行控制后，第一存储节点和第二存储节点中的存储电位发生翻转。

摘要： 一种SRAM单元及其检测方法、SRAM单元的检测系统和SRAM器件，SRAM单元包括：存储单元，包括第一反相器和第二反相器；传送单元，包括第一传送门晶体管和第二传送门晶体管，第一传送门晶体管和第二传送门晶体管的漏极分别与第一节点和第三节点电连接；字线，与第一传送门晶体管栅极和第二传送门晶体管栅极电连接；位线，包括第一位线和第二位线，第一位线和第二位线分别与第一传送门晶体管和第二传送门晶体管的源极电连接；与位线电连接的驱动单元，用于同时向第二节点和第四节点加载低电平；与位线电连接的读取单元，用于读取第一上拉晶体管和第二上拉晶体管的输出电流之和。通过所述SRAM单元可以侦测失效SRAM单元。

摘要： 本发明公开了一种SRAM存储单元、SRAM存储单元写操作方法及SRAM存储器。所述SRAM存储单元包括：数据锁存器、选择控制器、第一传输管及第二传输管，所述选择控制器与所述数据锁存器的电源相连，用于控制所述数据锁存器的电源与电源电压相连或者与地电平相连。所述写操作方法包括：在对所述SRAM存储单元进行写操作之前，对所述SRAM存储单元清零，使第一存储节点和第二存储节点放电至地电平。本发明可以提高SRAM存储单元写操作的可靠性，降低写操作时的瞬时功耗。

摘要： 本公开涉及一种静态随机存取存储器和用于静态随机存取存储器的存储器单元，该存储器单元包括：形成第一和第二交叉耦合反相器(INV1、INV2)的第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)和第四晶体管(M4)，其中，第一和第二交叉耦合反相器(INV1、INV2)限定第一存储节点(D)和反相的第一存储节点(D’)，其中，第一反相器(INV1)连接到第一参考电压(GND1)和第一电源电压(VDD1)，并且其中，第二反相器(INV2)连接到第二参考电压(GND2)和第二电源电压(VDD2)；连接在第一存储节点(D)和第一位线(BL1)之间的第五晶体管(M5)；连接在反相的第一存储节点(D’)和第二位线(BL2)之间的第六晶体管(M6)；连接到第五晶体管(M5)的第一字线(WL1)，所述第一字线(WL1)控制第一位线(BL1)对第一存储节点(D)的访问；和独立于第一字线(WL1)的第二字线(WL2)，该第二字线连接到第六晶体管(M6)，所述第二字线(WL2)独立于第一位线(BL1)控制第二位线(BL2)对反相的第一存储节点(D’)的访问；其中，第一字线(WL1)与第一参考电压(GND1)的相对电压电平、或第一电源电压(VDD1)与第一参考电压(GND1)的相对电压电平、或第二字线(WL2)与第二参考电压(GND2)的相对电压电平、或第二电源电压(VDD2)与第二参考电压(GND2)的相对电压电平、或第一参考电压(GND1)与第二参考电压(GND2)的相对电压电平被配置使得可以独立地读取和写入第一存储节点(D)和反相的第一存储节点(D’)的数据。

摘要： 公开了一种制造静态随机存取存储(SRAM)单元的方法。根据实施例，该方法可以包括：在衬底上依次设置第一组的第一源/漏层、沟道层和第二源/漏层以及第二组的第一源/漏层、沟道层和第二源/漏层的叠层；在该叠层上形成硬掩模层，包括用于限定SRAM单元中晶体管的主体部分以及主体部分之间的、用于限定SRAM单元中互连结构的连接部分，连接部分的线宽小于主体部分的线宽；利用硬掩模层，在第二组的沟道层和第二源/漏层中限定下拉晶体管和通过门晶体管的有源区；利用硬掩模层，在第二组的第一源/漏层和第一组的第二源/漏层中限定第一互连结构和第二互连结构；以及利用硬掩模层，在第一组的沟道层和第一源/漏层中限定上拉晶体管的有源区。

摘要： 一种双端口SRAM单元及SRAM存储器，包括第一反相器、第二反相器、第一写传输晶体管、第二写传输晶体管、第一读传输晶体管以及第二读传输晶体管；第一反相器包括第一上拉晶体管和第一下拉晶体管，第二反相器包括第二上拉晶体管和第二下拉晶体管，第一写传输晶体管和第一读传输晶体管均与第一反相器连接，第二写传输晶体管和第二读传输晶体管均与第二反相器连接；其中，第一写传输晶体管的导通电流和第二写传输晶体管的导通电流均通过器件尺寸参数的调整、沟道特性参数的调整和/或栅极特性参数的调整得到增大；在不改变晶圆厂固有的制程下，提高了写数据能力。