CMOS

摘要： 在智能电网中,一些监测节点只能使用电池供电,低功耗成为电路最重要的特性。本文介绍了一种基于标准55nm CMOS工艺的电力专用芯片的超低功耗电压基准源电路。该电路利用亚阈值MOS管的温度特性,不使用电阻等额外器件,具有低功耗、低温漂、面积小的特点。

摘要： 器件自身存在的暗电流,会导致CMOS成像式亮度计的亮度测量结果产生误差。因此,提出一种CMOS成像式亮度计的暗电流校准方法。通过分析不同程控参数下暗幅图像灰度值变化情况,确定成像式亮度计的程控参数;在此基础上,采集图像灰度值和标准亮度值,建立亮度测量模型。将校准后的成像式亮度计应用在手柄发光字符的亮度检测上,结果表明,成像式亮度计的亮度测量误差在5%以内,满足实际工业测量需求。

摘要： CMOS图像传感器应用于空间任务时容易受到质子单粒子效应影响.本文采用商用正照式(FSI)和背照式(BSI)CMOS图像传感器开展了不同能量的质子辐照实验,实验中通过在线测试方法分析质子单粒子效应.其中,质子能量最高为200 MeV,总注量为10^(10) particle/cm^(2),结果未发现外围电路的单粒子效应,但观察到像素阵列出现不同形状的单粒子瞬态亮斑.通过提取瞬态亮斑沉积能量和尺寸大小两个特征参数,比较了不同能量质子对瞬态亮斑特征的影响,以及FSI和BSI中瞬态亮斑特征的差异.最后,结合仿真方法,与实验结果进行比较,预测了质子在CMOS图像传感器像素单元产生瞬态亮斑的能量沉积分布.仿真结果验证了光电二极管耗尽区厚度减小和外延层减薄是导致BSI图像传感器中质子能量沉积分布左移的主要因素.

摘要： 提出了一种采用电流源开关的低噪声开关跨导有源下变频混频器.使用正弦波本振大信号驱动可以避免因为脉冲本振谐波诱发的噪声叠加效应;利用LC谐振结构来缓解尾节点寄生电容充电和放电对电路高频工作时的限制.提出的混频器采用65 nm CMOS工艺实现,工作在5.2 GHz的RF频段下,最大转换增益为11.6 dB,输入三阶交调截取点(IIP3)为5.5 dBm。对于5.2 GHz的LO频率点,分别在fIF=10/200 MHz时测得4.3/3.3 dB的双边带噪声系数(NF).在1.2 V的供电电压下,所设计芯片功耗仅为8.4 mW.

摘要： 运用互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)技术,设计了2款浮地型忆阻器电路仿真器,并研究电路仿真器在不同激励条件下的特性。理论推导表明,设计的电路仿真器的端口电压电流关系符合忆阻器与状态变量相关的欧姆定律方程。仿真结果表明,设计的忆阻器电路仿真器具有特有的捏滞回环特性,验证了其正确性和可行性。

摘要： A proposed inductive-phase-compensation ultra wideband CMOS digital T-type attenuator design based on an analysis of minimising phase errors is presented in this letter.In a standard CMOS technology,the proposed attenuator is analytically demonstrated to have low phase errors due to the inductive-phase-compensation network.A design equation is inferred and a wide-band 4dB attenuation bit digital attenuator with low phase errors is designed as a test vehicle for the proposed approach.

摘要： 近六十年来,以硅为核心材料的半导体技术,特别是CMOS集成电路技术推动了人类信息社会的深刻变革,但也逐渐接近其物理极限和工程极限,全球半导体产业已经进入后摩尔时代.半导体性碳纳米管具有高迁移率、超薄体等诸多优异的电学特性,因此成为后摩尔时代新型半导体材料的有力候选.基于碳纳米管的碳基电子技术历经二十余年发展,在材料制备、器件物理和晶体管制备等基础性问题中也已经取得了根本性突破,其产业化进程从原理上看已经没有不可逾越的障碍.因此,本文着重介绍了碳基电子技术在后摩尔时代的本征优势,综述了碳基电子技术的基础性问题、进展和下一步的优化方向,及其在数字集成电路、射频电子、传感器、三维集成和特种芯片等领域的应用前景.最后,本文还分析了碳基电子技术产业化进程中的综合性挑战,并对其未来发展做出预测和展望.

摘要： 作为神经形态视觉感知系统的基本单元,光电突触需实现光敏和突触双重功能.本文基于TSMC 180 nm标准CMOS工艺提出了一种由两个PMOS晶体管构建的光电浮栅突触结构,并利用浮栅电压表征突触权重.其中,一个PMOS管工作在光电混合模式,在光信号和电信号的刺激下,突触的浮栅电压分别呈现增加和降低特性,以此实现突触的兴奋性和抑制性功能;另一个PMOS管工作在隧穿模式,并通过Fowler-Nordheim(FN)隧穿机制修正突触权重.基于光电浮栅突触的电路模型,设计了用于像素识别的单元电路,搭建了3×3的像素阵列,并分析了无噪声和有噪声两种情形下的二值图像“+”识别.仿真结果表明,在基础光强为0 mW/cm^(2)和75 mW/cm^(2)的无噪情形和引入0.5 mW/cm^(2)噪声的有噪情形下,所设计的光电浮栅突触均可实现二值图像识别,并具有一定的抗噪声能力.

摘要： 航天相机的成像质量是获取遥感数据的关键,航天相机设计中调光是影响相机的成像质量的重要参数,自动调光是预先获取目标场景的信息,根据信息确定调光参数,避免过度曝光或曝光不足带来的图像信息损失。我国首次火星探测任务天问一号高分相机,针对火表复杂照度,为获取高质量图像数据,提出了基于TDI CCD推扫成像与CMOS凝视成像自动调光成像电路设计,并提出了基于FPGA的自动调光算法。对天问一号高分相机进行自动调光试验,试验结果表明:自动调光后图像的动态传函MTF提升0.013,外场试验中,对实际景物进行自动调光前后对比拍摄,结果表明自动调光成像效果良好,具备较好的场景适应能力,满足火表复杂照度下自动调光成像需求。

摘要： 基于130 nm RF CMOS工艺,提出了一种可实现上/下双向变频功能的K波段有源混频器。当收发机工作于接收模式时,双向混频器执行下变频功能,将低噪放大器放大后的射频信号转换为中频信号;当收发机工作于发射模式时,双向混频器则实现上变频功能,将输入的基带信号转换为射频信号并输出至功率放大器。后仿真结果表明,在0 dBm的本振驱动下,混频器工作于上变频模式时的转换增益、噪声系数、输出1 dB压缩点在23~25 GHz范围内分别为-1.1~-0.4 dB、12.9~3.3 dB、-8.2 dBm@24 GHz;工作于下变频工作模式时的转换增益、噪声系数、输入1 dB压缩点在23~25 GHz范围内分别为2.4~3.4 dB、15.2~15.6 dB、-3.6 dBm@24 GHz。混频器芯片面积为0.6 mm;在1.5 V供电电压下,消耗功率12 mW。

摘要： 采用SMIC 0.18 μ m CMOS 工艺, 为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种高增益带宽、稳定性好、低功耗中频放大器。该中频放大器以具有一级特性的吉尔伯特单元(Gilbert Cell) 为主体电路，并采用共模反馈网络，在特定工作频率下提供了高增益，稳定了输出节点的共模电压。测试表明：在1.8V 电源电压下，该放大器具有3.4G的增益带宽积。

摘要： 采用SMIC 0.18 μ m CMOS 工艺, 为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种高增益带宽、稳定性好、低功耗中频放大器。该中频放大器以具有一级特性的吉尔伯特单元(Gilbert Cell) 为主体电路，并采用共模反馈网络，在特定工作频率下提供了高增益，稳定了输出节点的共模电压。测试表明：在1.8V 电源电压下，该放大器具有3.4G的增益带宽积。

摘要： 采用SMIC 0.18 μ m CMOS 工艺, 为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种高增益带宽、稳定性好、低功耗中频放大器。该中频放大器以具有一级特性的吉尔伯特单元(Gilbert Cell) 为主体电路，并采用共模反馈网络，在特定工作频率下提供了高增益，稳定了输出节点的共模电压。测试表明：在1.8V 电源电压下，该放大器具有3.4G的增益带宽积。

摘要： 采用SMIC 0.18 μ m CMOS 工艺, 为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种高增益带宽、稳定性好、低功耗中频放大器。该中频放大器以具有一级特性的吉尔伯特单元(Gilbert Cell) 为主体电路，并采用共模反馈网络，在特定工作频率下提供了高增益，稳定了输出节点的共模电压。测试表明：在1.8V 电源电压下，该放大器具有3.4G的增益带宽积。

摘要： 采用SMIC 0.18 μ m CMOS 工艺, 为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种高增益带宽、稳定性好、低功耗中频放大器。该中频放大器以具有一级特性的吉尔伯特单元(Gilbert Cell) 为主体电路，并采用共模反馈网络，在特定工作频率下提供了高增益，稳定了输出节点的共模电压。测试表明：在1.8V 电源电压下，该放大器具有3.4G的增益带宽积。

摘要： 采用SMIC 0.18 μ m CMOS 工艺, 为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种高增益带宽、稳定性好、低功耗中频放大器。该中频放大器以具有一级特性的吉尔伯特单元(Gilbert Cell) 为主体电路，并采用共模反馈网络，在特定工作频率下提供了高增益，稳定了输出节点的共模电压。测试表明：在1.8V 电源电压下，该放大器具有3.4G的增益带宽积。

摘要： 本文介绍了一种CMOS峰值保持电路。该电路具有精度高，输出摆幅大，驱动能力强等特点。本电路的工作过程包括“读”状态和“写”状态。在“写”状态时，通过OTA追踪信号，将峰值存储到保持电容中。在“读”状态时，将OTA连接成单位增益Buffer使用，将存储到保持电容上峰值读出。该工作过程可以有效消除放大器自身offset产生的影响，减小误差。通过仿真，该电路在输出幅度在400mV～1.8V范围内，误差小于1%。本电路将采用Chart 0.35um工艺进行流片。

摘要： 本文介绍了一种CMOS峰值保持电路。该电路具有精度高，输出摆幅大，驱动能力强等特点。本电路的工作过程包括“读”状态和“写”状态。在“写”状态时，通过OTA追踪信号，将峰值存储到保持电容中。在“读”状态时，将OTA连接成单位增益Buffer使用，将存储到保持电容上峰值读出。该工作过程可以有效消除放大器自身offset产生的影响，减小误差。通过仿真，该电路在输出幅度在400mV～1.8V范围内，误差小于1%。本电路将采用Chart 0.35um工艺进行流片。

摘要： 本文介绍了一种CMOS峰值保持电路。该电路具有精度高，输出摆幅大，驱动能力强等特点。本电路的工作过程包括“读”状态和“写”状态。在“写”状态时，通过OTA追踪信号，将峰值存储到保持电容中。在“读”状态时，将OTA连接成单位增益Buffer使用，将存储到保持电容上峰值读出。该工作过程可以有效消除放大器自身offset产生的影响，减小误差。通过仿真，该电路在输出幅度在400mV～1.8V范围内，误差小于1%。本电路将采用Chart 0.35um工艺进行流片。

摘要： 在基于运放的传统带隙基准电压源电路结构的基础上，通过在运放中引入增益提高级，实现了一种用于∑-△A／D转换器的CMOS带隙电压基准源。在一阶温度补偿下实现了较高的电源抑制比(PSRR)和较低的温度系数。该电路采用SIMC 0.18μmCMOS工艺实现。利用Cadence／Spectre仿真器进行仿真，结果表明，在1.8V电源电压下，-40°C～125°C范围内，温度系数为9.699ppm／°C;在27°C下，10Hz时电源抑制比为90.2dB，20KHz时为74.97dB。

摘要： 本发明涉及CMOS结构和处理CMOS结构的方法以及包括至少CMOS电路的处理器。公开了一种CMOS结构，其中两种类型的FET器件均具有包含高k介质的栅极绝缘体、以及包含金属的栅极。单独调整所述两种类型的器件的阈值。对于一种类型的器件，通过将所述高k介质暴露到氧来设定其阈值。在氧暴露期间，使用应力介质层覆盖另一种类型的器件，所述应力层还会阻止氧穿透到另一种类型的器件的高k栅极介质。还通过将NFET和PFET器件两者的所述栅极的有效功函数调整为接近带边值来进一步提高所述CMOS结构的高性能。

摘要： 本发明提供一种高压CMOS的制造方法、高压CMOS和电子装置。所述方法包括：步骤S1，提供半导体衬底；步骤S2，在所述半导体衬底上形成从下到上层叠的栅介电层和栅极材料层；步骤S3，在所述栅极材料层上形成第一图案化掩膜层，以所述第一图案化掩膜层为掩膜刻蚀所述栅介电层和栅极材料层，以形成第一栅极结构并露出所述半导体衬底上拟形成第一源漏极的区域；步骤S4，执行离子注入工艺，以形成第一源漏极，其中，所述离子注入工艺以所述第一图案化掩膜层、以及剩余的所述栅介电层和所述栅极材料层为掩膜。根据本发明，能够满足高压CMOS器件高静态击穿电压、超低特征导通电阻、高动态击穿电压以及大的安全工作区的需求。

摘要： 一种CMOS像素，该CMOS像素具有双转换增益读取电路，该双转换增益读取电路具有至少一个第一光电二极管(PD1)、扩散区域(FD)，该扩散区域具有第一电容(CFD)，该第一电容用于接收至少一个第一光电二极管(PD1)的电荷，其中，该双转换增益读取电路构造用于借助第一增益因子并且借助第二增益因子来读取扩散区域(FD)的电荷，其中，CMOS像素具有至少一个第二光电二极管(PD2)，其中，该扩散区域(FD)还构造用于接收至少一个第二光电二极管(PD2)的电荷，并且该双转换增益读取电路构造用于借助至少一个第三增益因子和至少一个第四增益因子来读取扩散区域(FD)的电荷。

摘要： 本发明公开了一种CMOS晶体管，包括衬底，以及在衬底上形成的PMOS晶体管和NMOS晶体管；其中，PMOS晶体管和NMOS晶体管均包括：依次叠置在衬底上的第一源/漏区、沟道区和第二源/漏区；绕沟道区的至少部分外围形成的栅堆叠；叠置在第一源/漏区和第二源/漏区上的掺杂层，依次叠置在掺杂层上的金属硅化物层和第一金属层，以及形成在第一金属层两侧的第二金属层。本发明提供的CMOS晶体管在对应的第一源/漏区和第二源/漏区表面均叠置有掺杂层，其中，NMOS晶体管对应的掺杂层内掺杂有高浓度的P或As，PMOS晶体管对应的掺杂层内掺杂有高浓度的B，能够有效降低源漏接触电阻，从而提高器件性能。同时，本发明还提供一种CMOS晶体管的制备方法，以及一种电子设备。

摘要： 本发明涉及CMOS结构和处理CMOS结构的方法以及包括至少CMOS电路的处理器。公开了一种CMOS结构，其中两种类型的FET器件均具有包含高k介质的栅极绝缘体、以及包含金属的栅极。单独调整所述两种类型的器件的阈值。对于一种类型的器件，通过将所述高k介质暴露到氧来设定其阈值。在氧暴露期间，使用应力介质层覆盖另一种类型的器件，所述应力层还会阻止氧穿透到另一种类型的器件的高k栅极介质。还通过将NFET和PFET器件两者的所述栅极的有效功函数调整为接近带边值来进一步提高所述CMOS结构的高性能。

摘要： 本公开实施例提供一种电容器、CMOS图像传感器的制备方法及CMOS图像传感器。所述电容器的制备方法包括：提供衬底，所述衬底内形成有具有间隔且电学相连的第一垫和第二垫；所述衬底上形成有第一层间介质层，所述第一层间介质层内形成有沟槽，所述第一层间介质层上及所述沟槽内的侧壁和底部形成有电容层，所述电容层包括位于最下层的第一极板层以及最上层的第二极板层，所述沟槽内被所述电容层填充后形成第一开口；形成刻蚀缓冲层；去除所述第一开口之外区域的刻蚀缓冲层和电容层，暴露出第一层间介质层；以及形成第二层间介质层，在所述第二层间介质层内形成第一导电通道和第二导电通道，分别与所述沟槽底部的第二极板层和所述衬底内的第二垫电学相连。

摘要： 本发明提供了一种基于CMOS工艺的CMOS‑MEMS全集成热电堆芯片及制造方法，包括衬底、微电机系统以及专用集成电路系统，微电机系统和集成电路系统二者在衬底上呈分隔设置，且衬底上设置有隔离层；专用集成电路系统包括MOS管，微电机系统包括由多组热电偶串联形成的热电堆和热沉区，微电机系统所在的衬底的背部开设有空腔，隔离层将热电偶和热沉区二者与空腔分隔；热电偶与专用集成电路系统电连接，热沉区接地或悬空，且热沉区的内壁构成冷端边界并延伸至空腔的上方，从而使热沉区的内壁为热电堆的冷端，使热电堆的冷端和热端距离固定，进而提高了产品的一致性。

摘要： 本发明提供了一种CMOS图像传感器的列shading校正方法及CMOS图像传感器，校正方法包括如下步骤：S1：根据CMOS图像传感器的像素单元的列数选取若干个节点列；S2：上电读取像素单元的第一帧遮黑行，获取若干个节点列对应的遮黑行的数值；S3：根据节点列以及对应的遮黑行的数值获取横坐标为列数纵坐标为遮黑行数值的shading拟合曲线；S4：上电读取CMOS图像传感器的图像行，对输出的图像数据根据shading拟合曲线进行校正处理，得到校正后的图像数据。本发明提供的CMOS图像传感器的列shading校正方法及CMOS图像传感器，可以解决现有技术中CIS的列shading会引起暗电平校正偏差从而导致图像画面局部偏色的问题。

摘要： 本发明提供一种CMOS器件的接触孔刻蚀方法及CMOS器件制造方法，在经前端工艺形成器件层之后，在器件层的栅极和有源区上形成刻蚀停止层，在该刻蚀停止层上形成碳帽层，或者在刻蚀停止层中离子注入碳在刻蚀停止层表层形成富碳层，然后在刻蚀停止层上形成层间介质层。由于刻蚀停止层上方碳帽层或者富碳层的存在，当刻蚀至深度较浅的刻蚀停止层时，会在该刻蚀停止层中形成大量聚合物，该聚合物会保护刻蚀停止层被进一步刻蚀。因此在后续深度较深的接触孔的刻蚀过程中，能够有效保护深度较浅的接触孔不会出现过刻蚀现象，直至深度较深的接触孔刻蚀完成。避免出现过刻蚀现象，同时也能保证深度较深的接触孔能够充分刻蚀，避免出现刻蚀不足的现象。

摘要： 本申请实施例提供了一种CMOS图像传感器测试方法、装置及CMOS图像传感器测试机，涉及半导体测试技术领域。其中，该方法包括：通过应用层，响应于获取到的测试指令，向驱动层发送电压控制指令；通过驱动层，响应于电压控制指令，控制开关矩阵单元导通第一连接；当DUT处于工作状态，通过应用层，向驱动层发送测试指令；通过驱动层，控制开关矩阵单元根据测试指令导通第二连接和/或第三连接；通过应用层与驱动层的交互，基于第二连接对DUT进行图像测试，或者，基于第三连接对DUT进行电性测试。本申请实施例可以解决相关技术中利用通用ATE测试机搭配图像采集卡的组合方案测试CMOS图像传感器存在测试成本高的问题。