移位寄存器

摘要： 为解决“V”形槽在成型机高速运行时多剔和漏剔等问题,在滤棒传送鼓轮处增加高速气阀,实现单支或多支的精确剔除。该文分析了“V”形槽和剔除鼓轮的结构原理和优势,重新确定“V”形槽和剔除鼓轮的作用,并设计剔除过程中的逻辑时序和剔除路径。然后,利用西门子CPU来模拟滤棒从检测装置到剔除阀之间的状态信息和运行轨迹,根据到达剔除阀处滤棒的状态决定是否开启剔除阀。试验证明,该系统在不同速度下能够完成1支或者多支滤棒的剔除操作。

摘要： TI公司的TLC6A598是单片高压大电流8位移位寄存器,设计用于需要相对高负载功率如LED的系统.器件包含在输出内置电压钳位,用于感性瞬态保护.功率驱动器应用包括继电器,电磁阀和其它大电流或高电压负载.每个开路漏极DMOS晶体管具有单独的斩波电流限制电路,以防止在短路情况下出现的危险.器件有一个8位串联进并行出的移位寄存器,给8位D型存储存储器提供信息输出是低边开路漏极DMOS晶体管,输出电压50V和连续沉电流350m A.

摘要： 针对参数固定的移位寄存器在使用上不足的问题,文章设计了基于FPGA的参数可调的多功能移位寄存器,实现了多参数多种移位方式的移位功能。电路主要包括多路选择器模块和移位功能模块等。经仿真测试表明,该设计达到了参数可调多功能移位寄存器的要求。

摘要： 介绍了一种新型晶闸管数字移相触发脉冲产生电路的仿真研究过程。该研究根据电路结构、工作原理推导了振荡器工作频率,并通过大量仿真测试,证明了电路产生的触发脉冲符合晶闸管对触发脉冲稳定可靠的要求。电路适合单片机根据输出电压要求编程控制晶闸管触发脉冲位置,即控制角α,从而控制晶闸管快充电源的输出。

摘要： 设计了一种用于近地空间通信的CCSDS标准下编码速率为7/8的(8176,7154)低密度奇偶校验(Low density parity check,LDPC)编码器.基于LDPC编码理论,完成了基于现场可编辑逻辑门阵列(Field-programmable gate array,FPGA)的编码算法设计.利用LDPC生成矩阵的特点,引入循环移位寄存器作为编码电路核心,采用移位寄存器加累加器(Shift-register-adder-accumulator,SRAA)结构实现了矩阵乘法的快速运算,从而构建了以部分并行编码电路为核心的编码模块.此外,还设计了串口输入输出模块、随机存储模块和控制模块,共同组成了编码器系统.最后,利用FPGA完成硬件设计,并进行了仿真和实验验证.结果表明,所设计的LDPC编码器测试结果与理论结果具有一致性.因而该编码系统具有实用性,且设计方法简单、高效.

摘要： 提出了一种基于查找表的移位寄存器链的设计,以查找表的配置存储单元作为移位模块,以查找表的输入信号作为移位地址选择信号,通过对时钟和写使能的控制进行移位操作.1个查找表最大实现32个时钟周期的移位操作,4个查找表通过配置,可实现4条相互独立的32位移位寄存器链,或首尾级联实现一个128位的移位寄存器链.基于28nm工艺,对所设计的结构进行了仿真和优化,并对电路进行了多项目晶圆流片.测试结果与仿真匹配良好,实现了32×4和128×1的移位功能,且最高工作频率达到500 MHz,与参考芯片相比,性能提高了10％.

摘要： 一、显示屏驱动电压及控制信号液晶屏(Open cell或玻璃)要正常工作显示图像,除了必要的供电(VGH、VGL、DVDD、AVDD、VCOM)输入外,还必须具有来自逻辑电路形成的源极(列)驱动器和栅极(行)驱动器的驱动控制信号,即STH/STV信号、CKH/CKV信号、CPH/CPV信号、TP信号、OE信号、POL信号,还需要14组伽马校正电压,通过驱动芯片软排线(COF)一并送入液晶屏中,另外,还需内置有移位寄存器(水平和垂直移位,含程序),当然,液晶屏显示图像,机芯主板必须形成并输出正常的LVDS或VB1上屏数据信号。

摘要： 针对滤棒生产过程中不合格滤棒的单支剔除问题,该文构建了基于西门子FM 352移位寄存器的剔除控制系统.在滤棒的生产过程中,剔除信号的获取与剔除执行机构中间存在一个延迟路径,该控制系统以电机编码器脉冲信号为指引,利用西门子移位寄存器模拟物理延迟路径,采用高速阀执行系统完成精准剔除功能.经工程实践验证,该系统可以单支剔除不合格滤棒.

摘要： 伪随机序列是一种具有某种随机特性、可重复产生的确知序列.由于其接近白噪声的相关函数和良好的随机性,使得伪随机序列在现代移动通信和密码学等领域得到了广泛的应用.对此,介绍伪随机序列的产生过程、性能及其在现代移动通信中的应用.

摘要： 以号码滚动显示实验为例介绍基于FPGA的数字电子技术实验案例的设计与教学实施过程.从应用背景、综合性、层次性、及可实现性四个方面阐述实验案例的设计思想,用模块化设计方法分析案例的实验原理,并对实验过程中各环节进行教学设计和引导.实践表明,基于FPGA的数字电子技术实验能够提高学生的动手实践能力,培养学生的创新意识和工程思维.

摘要： 通过对传统移位寄存器原理和灵敏放大型逻辑(Sense Amplifier Based Logic,SABL)电路的研究,提出一种能够防御差分功耗分析的移位寄存器设计方案.该方案首先采用主从触发的方式,设计基于SABL电路的清零置位D触发器;然后利用该触发器与SABL逻辑门实现多位移位寄存器电路.Spectre仿真验证表明,所设计的移位寄存器逻辑功能正确,在多种PVT组合下NED均低于2.66％、NSD均低于0.63％,具有显著的防御差分功耗分析性能.

摘要： 由于集成电路设计、生产分工的高度细致化和专门化,使得IC芯片设计和生产制造环节相分离,同时增加了芯片中被植入硬件木马的可能性.本文提出了一种基于移位寄存器的后版图填充硬件木马防护方法.针对版图级硬件木马攻击,通过剔除标准填充单元,插入移位链路的方法,使版图没有植入硬件木马的空间;通过施加随机的移位链路测试码,验证移位链路的功能,防止移位链路被篡改.以Benchmark电路s1423为例,证明了该方法的可行性.

摘要： 本文以某型号的移位寄存器电路为例，描述了该型号移位寄存器电路的关键参数及其极限值，从电应力、温度应力、机械应力、寿命四方面考察并验证了该型号移位寄存器电路的相应应力极限值。在参考《微电子器件试验方法和程序》( GJB548B-2005)以及该型号移位寄存器电路的详细规范后，本文制定了电应力极限、温度应力极限、机械应力极限、强化寿命的试验方法，测得了各项试验结果，并对结果进行分析得出该型号移位寄存器电路的工作电压极限、温度应力极限、机械应力极限以及寿命极限。

摘要： 电离辐射环境中使用的CMOS有源像素图像传感器(APS)的基于反相器的准静态移位寄存器容易发生单粒子翻转(SEU),而致使CMOS APS不能正常工作.本文对基于反相器的准静态移位寄存器中的单粒子翻转效应进行了分析,其对单粒子瞬态(SET)最敏感的节点存在于反相器的输入端,反相器的输入阈值电压和输入节点电容决定了其抗SEU的能力.提出了用施密特触发器代替反相器的加固方案,因施密特触发器的电压传输特性存在一滞回区间,所以有更高的翻转阈值,从而可获得更好的抗SEU能力.仿真结果表明,采用施密特触发器的移位寄存器结构较原电路结构的抗SEU能力提高了约10倍.

摘要： ASG电路作为非晶硅栅驱动器,主要起到移位寄存器的功能了;但与MOS管电路的移位寄存器比较,在结构上又有很大的差别.从电路的功能上分析,ASG电路主要起到了时钟脉冲信号的选通开关的作用,并利用时序关系固定、高电平为15V的时钟脉冲信号作为ga+e输出信号,所以ASG电路基本不产生信号衰减的问题.但现有的移位寄存器中下拉晶体管在一帧中的绝大部分时间都工作在打开状态,容易引起域值电压的漂移,造成工作点不稳定.本文描述了一种非晶硅薄膜晶体管移位寄存器的结构与工作方式;该移位寄存器具有和现行所有移位寄存器不同的信号输入方式和移位控制手段,能够改善电路的稳定性,实现较长的使用寿命.

摘要： 典型的移位寄存器通常包含两个特点:1)每个时钟周期移一位,2)加载的优先级别高于移位的优先级别.而在AAC音频解码场合,这两个特点制约了它不能满足解码的实时性要求.所以,本设计对典型的移位寄存器进行改进,使用多路选择器选择移位位数,使用计g数器对移位寄存器中的剩余数据计数,当少于一定量时自动加载,从而解决了一个时钟周期内对输入数据流中任意字长熵编码进行移位问题,且无须等待加载.rn 本设计较典型移位寄存器以牺牲面积为代价,将移位速度提升到后者的356％,提高了系统的数据吞吐率,满足了AAC解码的实时性要求.

摘要： 动态线性反馈移位寄存器(DLFSR)是目前较流行的基于线性反馈移位寄存器的钟控模型，它能够将钟控的安全性和移存器的高效性较好地折中。本文通过分析RAKAPOSHI 序列密码算法中的DLFSR，提出了一种 Rakaposhi 类DLFSR 模型，分析了此类模型输出序列为周期序列的条件，给出了控制序列与最终输出序列之间的周期关系，并得到了该类模型达到最大周期的条件，给以了构造最大周期Rakaposhi 类DLFSR的搜索算法，这些结论为寻找达到最大周期的Rakaposhi 类DLFSR 奠定了基础。

摘要： 文中研究了ICCP算法的基本原理，分析了ICCP算法的特点，针对ICCP 实时性差的不足，借鉴计算机编程思想中的移位寄存器原理给出了改进ICCP算法，同时，改进ICCP算法中每个采样点都可以有多个的匹配结果，通过对这些匹配结果求加权平均可以有效消弱 结果中的随机误差，从而提高了匹配的可靠性。最后给了一个仿真实例，计算结果表明改进 ICCP算法可以有效改善ICCP算法的实时性，经度方向精度与ICCP算法相当，纬度方向精 度有明显的提高。

摘要： GH-PKC是一种新的基于GF(q)上三级线性反馈移位寄存器序列的公钥密码体制.其安全性基于有限域GF(q3)上的离散对数困难问题,但运算却在有限域GF(q)中进行.文中给出了一种新的基于GH-PKC的类ELGamal数字签名算法,并在此基础上构建了基于GH-PKC的盲签名方案,其安全性等价于解GF(q3)上离散对数困难问题,但是传输的数据量只有传统方案的1/3.

摘要： 为了制作长度测量码盘，本文用反馈移位寄存器在EWB中设计了一种可以产生m序列码和M序列码的信号发生器，并用M序列码发生器产生了用于设计单道直线绝对码盘所需要的512个编码．所用方法直观易懂，便于熟悉电子技术的人员使用．

摘要： 正方向的移位动作中，在对晶体管(T1)的第1栅极端子充电时，向晶体管(T2)的第2栅极端子输入电压比第1输入信号(S)的电压高的第2输入信号(VS)，在使晶体管(T1)的第1栅极端子放电时，向晶体管(T3)的第3栅极端子输入电压比第3输入信号(R)的电压高的第4输入信号(VR)，反方向的移位动作中，在对晶体管(T1)的第1栅极端子充电时，向晶体管(T3)的第3栅极端子输入电压比第3输入信号(R)的电压高的第4输入信号(VR)，在使晶体管(T1)的第1栅极端子放电时，向晶体管(T2)的第2栅极端子输入电压比第1输入信号(S)的电压高的第2输入信号(VS)。

摘要： 对于上行链路的载波聚合，基于针对服务小区（c）的最大输出功率（PCMAX，C）以及总计最大输出功率（PCMAX），确定所述服务小区c中的发送功率；针对所述服务小区（c）的最大输出功率（PCMAX，C），基于与所述服务小区所属的频带对应的功率等级所定义的最大输出功率（PPowerClass），所述总计最大输出功率（PCMAX），是基于与集成的频带组合对应的功率等级所定义的最大输出功率（PPowerClass）。

摘要： 正方向的移位动作中，在对晶体管(T1)的第1栅极端子充电时，向晶体管(T2)的第2栅极端子输入电压比第1输入信号(S)的电压高的第2输入信号(VS)，在使晶体管(T1)的第1栅极端子放电时，向晶体管(T3)的第3栅极端子输入电压比第3输入信号(R)的电压高的第4输入信号(VR)，反方向的移位动作中，在对晶体管(T1)的第1栅极端子充电时，向晶体管(T3)的第3栅极端子输入电压比第3输入信号(R)的电压高的第4输入信号(VR)，在使晶体管(T1)的第1栅极端子放电时，向晶体管(T2)的第2栅极端子输入电压比第1输入信号(S)的电压高的第2输入信号(VS)。

摘要： 对于上行链路的载波聚合，基于针对服务小区（c）的最大输出功率（PCMAX，C）以及总计最大输出功率（PCMAX），确定所述服务小区c中的发送功率；针对所述服务小区（c）的最大输出功率（PCMAX，C），基于与所述服务小区所属的频带对应的功率等级所定义的最大输出功率（PPowerClass），所述总计最大输出功率（PCMAX），是基于与集成的频带组合对应的功率等级所定义的最大输出功率（PPowerClass）。

摘要： 本发明是构成移位寄存器电路的各级的单位移位寄存器电路，其包括：输出用晶体管(T1)，对漏极端子输入规定的时钟信号(CK)，从源极端子输出输出信号(OUT)；和置位用晶体管(T2)，其是在输出用晶体管(T1)的一个栅极电极连接有源极端子的晶体管(T2)，对漏极端子输入输入信号(S)，对输出用晶体管(T1)的栅极电极(节点(VC))充电时，对栅极电极输入电压比输入信号(S)的电圧高的输入信号(VS)。

摘要： 在一种可用于具有大屏幕尺寸和高分辨率的液晶显示设备中的移位寄存器和具有该移位寄存器的LCD设备中，该移位寄存器包括相互级联的级，并且每个级具有用于产生进位信号的进位缓冲器。移位寄存器的每个级的下拉晶体管分成第一下拉晶体管和第二下拉晶体管。大于施加于时钟产生器的电源电压Von的电源电压Vona施加于移位寄存器。由于栅极线的RC延迟而造成的信号延迟可被最小化，移位寄存器独立于TFT的阈值电压变化，并且图像显示质量可以不被恶化。

摘要： 本申请公开了移位寄存单元、移位寄存器及移位寄存器的驱动方法。所述移位寄存单元的一具体实施方式包括第一节点控制器、第二节点控制器、第三节点控制器以及输出模块。该实施方式可以避免移位寄存单元输出端的电位反转时发生节点电位竞争导致电路失效，同时解决了电路节点悬浮的问题，从而增强了电路运行的稳定性。并且，通过两个时钟信号控制电路完成输入的单个脉冲信号的移位，功耗小且走线较少，有利于窄边框的设计。

摘要： 本发明是构成移位寄存器电路的各级的单位移位寄存器电路，其包括：输出用晶体管(T1)，对漏极端子输入规定的时钟信号(CK)，从源极端子输出输出信号(OUT)；和置位用晶体管(T2)，其是在输出用晶体管(T1)的一个栅极电极连接有源极端子的晶体管(T2)，对漏极端子输入输入信号(S)，对输出用晶体管(T1)的栅极电极(节点(VC))充电时，对栅极电极输入电压比输入信号(S)的电圧高的输入信号(VS)。

摘要： 在一种可用于具有大屏幕尺寸和高分辨率的液晶显示设备中的移位寄存器和具有该移位寄存器的LCD设备中，该移位寄存器包括相互级联的级，并且每个级具有用于产生进位信号的进位缓冲器。移位寄存器的每个级的下拉晶体管分成第一下拉晶体管和第二下拉晶体管。大于施加于时钟产生器的电源电压Von的电源电压Vona施加于移位寄存器。由于栅极线的RC延迟而造成的信号延迟可被最小化，移位寄存器独立于TFT的阈值电压变化，并且图像显示质量可以不被恶化。

摘要： 本申请公开了移位寄存单元、移位寄存器及移位寄存器的驱动方法。所述移位寄存单元的一具体实施方式包括第一节点控制器、第二节点控制器、第三节点控制器以及输出模块。该实施方式可以避免移位寄存单元输出端的电位反转时发生节点电位竞争导致电路失效，同时解决了电路节点悬浮的问题，从而增强了电路运行的稳定性。并且，通过两个时钟信号控制电路完成输入的单个脉冲信号的移位，功耗小且走线较少，有利于窄边框的设计。