低压差线性稳压器

摘要： 为了减少负载电流瞬态变化对低压差线性稳压器(LDO)输出电压稳定性的不利影响,设计了一种应用于片上系统(SoC)的高稳定性无片外电容LDO稳压器。该电路采用密勒电容倍增补偿和零点-极点跟踪补偿技术,使LDO在不同负载条件下仍具有良好的环路稳定性。同时,通过摆率增强电路来动态调节功率晶体管的栅极电压,改善了LDO的瞬态响应特性。电路采用0.11μm标准CMOS工艺设计。后端仿真结果表明,当电源电压为1.3~3.3 V,最大输出负载电流为50 mA时,LDO输出电压的稳定值为1.21 V,静态电流为35μA,最小相位裕度为64.43°。当负载电流以1μs的时间在1~50 mA之间跃变时,与未加入摆率增强电路的LDO相比,输出电压的下冲幅度减少了126 mV,下降了42.5%;过冲幅度减少了44 mV,下降了20.6%。

摘要： 设计了一种用于GaN高电子迁移率晶体管(High-Electron-Mobility Transistor,HEMT)器件栅驱动芯片的快速响应低压差线性稳压器(Low Dropout Regulator,LDO)电路,可为高速变化的数字电路提供快速响应的供电电压。该电路采用动态偏置结构,通过在大负载发生时给误差放大器增加一个额外的动态偏置结构,来加快输出端的瞬态响应速度。基于0.18μm BCD工艺,完成了电路设计验证。仿真结果显示LDO瞬态响应时间小于0.5μs,可满足频率达1 MHz的GaN HEMT器件栅驱动芯片应用要求。

摘要： 为合理利用机箱空间、减少电源芯片使用数量,提出了一种20片模数转换器(Analog-to-Digital Converter,ADC)芯片供电方案,既可减小不同频段ADC芯片因输入相同电源造成信号干扰的可能,也可减少低压差线性稳压器(Low Dropout Linear Regulator,LDO)的使用数量,充分利用电源芯片的供电能力,大大降低了模块开发成本。与传统电源方案相比,该方案中电源芯片使用数量减少一半,电源布局面积缩小60%。同时通过仿真可提前识别出其中一路LDO芯片输出的2.5 V电压在到达ADC芯片时未能达到ADC芯片输入的最小电压要求。结合静态压降公式提出3种优化方法,均可达到ADC芯片输入的最小电压要求。采用第2种优化方法,回板实测结果显示3个芯片接收到的电源电压差值为0.3 V,与仿真结果一致。

摘要： 分析、总结了以低压差线性稳压器和开关电源为基础模块的便携式设备用电源管理芯片的发展现状.围绕高效率、高功率密度、快速瞬态特性以及高电源抑制等需求,从环路控制、电源抑制比增强、动态提升模块以及全集成等角度分析了便携式设备电源管理系统的拓扑架构及优化设计方法.在新架构方面,首先,分别讨论了混合架构低压差线性稳压器和混合架构开关电源的研究进展以及新型混合架构的发展趋势.其次,针对电源管理系统的全集成和协同设计,分析了一种堆叠式电压域电源管理架构,为系统级电源管理的设计提供了新的方向,为多输出结构的交叉调整和动态特性提升提供了新的思路和方法.最后,讨论了Chiplet技术在电源管理系统中的应用,从电源系统结构和无源元件的集成等方向分析了前沿研究进展以及未来趋势.便携式设备的电源管理已经发展为系统级的解决方案,新的应用需求、新架构以及新的集成技术将激发出更多的挑战和设计亮点.

摘要： 针对传统模拟低压差线性稳压器(LDO)在低电源电压下性能不足等问题,提出了一种模数混合型LDO的设计方法。通过对传统模拟LDO结构中的误差放大器输出端进行信号采样,增加数字控制回路,实现对输出电压的精确控制。提出的LDO基于中芯国际(SMIC)180 nm CMOS工艺设计。仿真结果表明,该LDO在数字控制时钟为1 MHz,输入电源电压为0.9~1.5 V时,输出电压为0.8~1.4 V,最大负载电流为500 mA,静态功耗为75μA,电流效率高达99.9%,负载调整率为1.8%,线性调整率为0.9%。

摘要： 片上系统芯片对电源管理电路的要求日益提高,通过深入研究,采用Global Foundries 22 nm FDSOI先进工艺设计一款低压差线性稳压器,仿真结果显示,在温度为25°C,电源电压为1.8 V时,LDO电路稳定输出电压为800 mV,最大负载电流为30 mA;负载电流在1μA到30 mA工作时,负载调整率为0.04 m V/mA,线性调整率为0.2%,低频时电源电压抑制比(PSRR)为61.26 dB,并且在稳定性方面表现良好。

摘要： 低压差线性稳压器(Low Dropout Regulator,LDO)新品导入中,过强的铜线焊接会使焊球下芯片层间电介质层(Interlayer Dielectric,ILD)产生裂纹,从而导致器件测试漏电流失效或可靠性失效。通过对芯片结构的分析,指出LDO漏电流失效的原因,同时详细讨论了如何确定合理的铜线焊接参数、如何检测失效以及失效分析步骤。

摘要： 基于UMC40nm工艺,设计了一种为数字电路供电的LDO线性稳压器,输出电压为1.1V。该电路工作在大负载电流和小负载电流两种模式下。对LDO的基本原理进行了分析,详述了关键电路的设计,最后通过cadence spectre仿真验证了设计的可行性。低功耗模式下,静态电流可以低至3.75uA。全负载范围内,增益可达60dB以上,电源抑制比轻载时可达-52dB,重载时可达-62dB。

摘要： 为了满足便携式电子设备的需求,设计了一种低漏失高稳定的LDO。利用正反馈环路钳位电压,获得高精度采样电流。通过调整工作在深线性区的MOS管的等效电阻,产生跟踪负载电流的零点。设置负载电流监测电路,控制大负载电流下的跟踪零点,对输出极点进行补偿。结合阻抗衰减技术,实现LDO在全负载范围内的稳定;通过将第一级运放输出端极点推离原点,减小电源抑制比在中频的衰减。基于0.18μm CMOS工艺完成电路和版图的设计,电路最大负载电流为500 mA。仿真结果表明,在不同负载电流下,LDO环路最小相位裕度为52°,PSRR在1 kHz可达85 dB,线性调整率为0.01%/V,负载调整率为0.4 mV。

摘要： 低压差线性稳压器(LDO)是一种重要的电源管理芯片,其可靠性关乎电子设备的稳定和安全。该文以某低压差线性稳压器经环境试验筛选后发生功能失效为案例,通过开封观察、断口形貌分析、材质分析、表面成分分析等手段,确定该稳压器的失效模式为键合丝断路,失效原因为导电胶的粘接界面受有机硅污染,导致晶片与底座在环境试验过程中发生脱离并拉断键合丝,并针对该案例提出改进建议。

摘要： 采用直接功率注入法,在1MHz-2 GHz频率范围的传导电磁干扰下,测试获得了低压差线性稳压器的传导电磁抗扰度.针对抗扰度仿真预测,提出了一种以Taylor级数表示的非线性系统和以线性滤波器表示的线性系统的级联模型.同时对于测试系统中分立器件采用传统集总参数方法建模,最终实现低压差线性稳压器的传导电磁干扰仿真.仿真结果表明模型在1MHz-2GHz范围内的抗扰度预测和测试数据具有很好的一致性.

摘要： 设计了一种基于130nm CMOS工艺的低压差线性稳压器,采用共栅极误差放大器结构,在输出端无任何外挂大电容的情况下仅使用密勒频率补偿方法能够实现环路的稳定性,同时运用动态偏置技术和电流减法器技术改善了负载瞬态响应、减小了输出电压尖峰.仿真结果表明,本电路实现了负载调整率为0.015mV/mA,线性调整率为3.5mV/V的结果.同时当负载在100ns内从1mA跳变到100mA时,在电路消耗11uA的静态电流下输出的尖峰电压小于141mV,恢复时间小于200ns.

摘要： 介绍了一种实用的线性兼容CMOS工艺中耗尽型NJFET的设计与优化，流片验证得到NJFET的夹断电压为-1.35V，击穿电压为15.5V，通过优化NJFET的结构，可以实现NJFET的耐压达到34V.使用该NJFET及其线性兼容CMOS工艺，成功研制了一款低压差线性稳压器(LDO)，基准源静态电流小于1.5μA.该工艺还可广泛应用于高压A/D和D/A转换器的研制.

摘要： 设计出一种输出电流为200mA具有较高电源抑制比的单片COMS线性稳压器。本文对其系统电路结构、工作原理，特别是系统电源抑制比进行了详细分析。基于CSMC0.35um CMOS工艺库，利用SPECTRE模型仿真表明该线性稳压器的电源抑制比典型值在直流时为77dB，1KHz是为73dB。

摘要： 本文提出了一种具有低等效串联电阻(ESR)的负载电容的低压差线性稳压器(LDO)频率补偿方法，产生补偿零点频率跟随负载电流变化，降低了负载电流变化对系统稳定性影响，并给出了电路实现。采用umc0.35mm工艺仿真后表明，该电路在仁负载变化范围内显著的提高系统稳定性。

摘要： 针对传统集成稳压器在实际应用时需外接体积较大工频变压器的问题,提出了一种适用于市电接入,具有预稳压环节的可集成化LDO(Low Drop Out Linear Voltage Regulators)电路.首先完成对预稳压电路具体电路的设计;针对负载要求,根据负载与电容的关系对电容进行了选取;其次完成对LDO具体电路的设计,通过分析LDO的系统稳定性,结合ESR补偿进行了频率补偿.为满足系统低功耗、高稳定的要求,通过内部电源产生模块为其他模块供电,以提高系统的电源抑制比,同时降低系统的功耗.最后采用Cadence工具对整个系统进行仿真验证,仿真结果表明所设计系统电路的正确性及可行性.

摘要： 针对传统集成稳压器在实际应用时需外接体积较大工频变压器的问题,提出了一种适用于市电接入,具有预稳压环节的可集成化LDO(Low Drop Out Linear Voltage Regulators)电路.首先完成对预稳压电路具体电路的设计;针对负载要求,根据负载与电容的关系对电容进行了选取;其次完成对LDO具体电路的设计,通过分析LDO的系统稳定性,结合ESR补偿进行了频率补偿.为满足系统低功耗、高稳定的要求,通过内部电源产生模块为其他模块供电,以提高系统的电源抑制比,同时降低系统的功耗.最后采用Cadence工具对整个系统进行仿真验证,仿真结果表明所设计系统电路的正确性及可行性.

摘要： 针对传统集成稳压器在实际应用时需外接体积较大工频变压器的问题,提出了一种适用于市电接入,具有预稳压环节的可集成化LDO(Low Drop Out Linear Voltage Regulators)电路.首先完成对预稳压电路具体电路的设计;针对负载要求,根据负载与电容的关系对电容进行了选取;其次完成对LDO具体电路的设计,通过分析LDO的系统稳定性,结合ESR补偿进行了频率补偿.为满足系统低功耗、高稳定的要求,通过内部电源产生模块为其他模块供电,以提高系统的电源抑制比,同时降低系统的功耗.最后采用Cadence工具对整个系统进行仿真验证,仿真结果表明所设计系统电路的正确性及可行性.

摘要： 针对传统集成稳压器在实际应用时需外接体积较大工频变压器的问题,提出了一种适用于市电接入,具有预稳压环节的可集成化LDO(Low Drop Out Linear Voltage Regulators)电路.首先完成对预稳压电路具体电路的设计;针对负载要求,根据负载与电容的关系对电容进行了选取;其次完成对LDO具体电路的设计,通过分析LDO的系统稳定性,结合ESR补偿进行了频率补偿.为满足系统低功耗、高稳定的要求,通过内部电源产生模块为其他模块供电,以提高系统的电源抑制比,同时降低系统的功耗.最后采用Cadence工具对整个系统进行仿真验证,仿真结果表明所设计系统电路的正确性及可行性.

摘要： 本文介绍了电源管理芯片序列中LDO元件的特性、指标、工作原理;以泰瑞达的Eagle测试机台为载体,选用MXT1117为测试样品,通过实例分析各参数的测试原理、实现方法和测试技巧,从而实现LDO芯片的测试.

摘要： 本申请公开了一种低压差线性稳压器的误差放大器以及低压差线性稳压器，误差放大器包括放大模块和下冲抑制模块。其中，下冲抑制模块与放大模块连接于第一节点，用于根据第一节点的节点电压的变化来调节输出电压，从而在负载电流发生变化时使得输出电压的下冲得到有效抑制，有利于提高低压差线性稳压器的响应速度，提高电路的稳定性。

摘要： 本发明提供了调整多个低压差线性稳压器中的多个调整电阻支路的方法，每一个低压差线性稳压器包含一个调整电阻支路，每一个调整电阻支路包含三部分串联的基准电阻部分、共用调整电阻部分以及补偿调整电阻部分，包括：在进行调整之前，对多个低压差线性稳压器分别进行测试，以计算出与多个调整电阻支路中除基准电阻部分以外的部分一一对应的多个调整码；将调整码中的最小值的码作为共用调整码，将调整码分别与所述共用调整码的差值作为补偿调整码，用共用调整码对多个共用调整电阻部分进行共用调整，用补偿调整码分别对多个补偿调整电阻部分进行补偿调整。本发明还提供了使用上述方法的多个低压差线性稳压器。通过本发明，可以降低产品制造成本。

摘要： 本发明提供了一种低压差线性稳压电路、低压差线性稳压器及电子芯片，低压差线性稳压电路包括误差放大电路、缓冲电路、输出功率管、反馈网络和抗饱和电路，其中，抗饱和电路的第一端连接缓冲电路，抗饱和电路的第二端连接低压差线性稳压电路的输出端，抗饱和电路用于当输出功率管处于饱和状态时，对输出功率管的BC结电压进行钳位，本发明还提供了一种低压差线性稳压器及电子芯片，可以实现当输出功率管达到饱和状态时，对输出功率管的BC结电压进行钳位，使得输出功率管BC结电压保持在某一固定电压值，防止输出功率管进一步饱和进入深度饱和状态，进而避免了因输出功率管进入深度饱和状态使得电路效率降低，发热，影响性能甚至烧毁电路的问题。

摘要： 本申请公开了一种低压差线性稳压器的误差放大器以及低压差线性稳压器，误差放大器包括放大模块和下冲抑制模块。其中，下冲抑制模块与放大模块连接于第一节点，用于根据第一节点的节点电压的变化来调节输出电压，从而在负载电流发生变化时使得输出电压的下冲得到有效抑制，有利于提高低压差线性稳压器的响应速度，提高电路的稳定性。

摘要： 本申请公开了一种低压差线性稳压器补偿电路及低压差线性稳压器，电路包括第一误差放大器、第一环路和第二环路，第一误差放大器用于根据基准电压和低压差线性稳压器补偿电路的输出电压调节低压差线性稳压器补偿电路的输出电压，第一环路用于拉电流，在进行拉电流时，第一电流产生电路产生第一电流，第一电流作用于第一补偿电路，以使第一补偿电路可以通过第一电流调节第一误差放大器的第一输出阻抗；第二环路用于灌电流，在进行灌电流时，第二电流产生电路产生第二电流，第二电流作用于第二补偿电路，以使第二补偿电路可以通过第二电流调节第一误差放大器的第二输出阻抗。

摘要： 本发明提供了一种低压差线性稳压电路、低压差线性稳压器及电子芯片，低压差线性稳压电路包括误差放大电路、缓冲电路、输出功率管、反馈网络和抗饱和电路，其中，抗饱和电路的第一端连接缓冲电路，抗饱和电路的第二端连接低压差线性稳压电路的输出端，抗饱和电路用于当输出功率管处于饱和状态时，对输出功率管的BC结电压进行钳位，本发明还提供了一种低压差线性稳压器及电子芯片，可以实现当输出功率管达到饱和状态时，对输出功率管的BC结电压进行钳位，使得输出功率管BC结电压保持在某一固定电压值，防止输出功率管进一步饱和进入深度饱和状态，进而避免了因输出功率管进入深度饱和状态使得电路效率降低，发热，影响性能甚至烧毁电路的问题。

摘要： 本发明涉及一种高性能LDO线性稳压器电路及低压差线性稳压器，属于稳压技术领域。该稳压器包括箱体，箱体内设有保护腔，所述保护腔的内部设有保护盒，所述保护腔与保护盒的侧壁之间设有若干个减震稳固装置，在保护盒内放置有稳压器主体；所述箱体的顶端设有箱盖，所述箱体两个较短边的侧壁上分别设有相互配合使用的散热装置以及出风口；所述箱体其中一个较长边侧壁上设有操作槽以及接线槽，在操作槽和接线槽上分别设有第一保护门和第二保护门，在操作槽和接线槽之间靠近顶端处设有控制开关，本发明不仅对稳压器散热效果好，而且还能实现减震，保护，大大提高了稳压器的使用寿命。

摘要： 本申请公开了一种低压差线性稳压器补偿电路及低压差线性稳压器，电路包括第一误差放大器、第一环路和第二环路，第一误差放大器用于根据基准电压和低压差线性稳压器补偿电路的输出电压调节低压差线性稳压器补偿电路的输出电压，第一环路用于拉电流，在进行拉电流时，第一电流产生电路产生第一电流，第一电流作用于第一补偿电路，以使第一补偿电路可以通过第一电流调节第一误差放大器的第一输出阻抗；第二环路用于灌电流，在进行灌电流时，第二电流产生电路产生第二电流，第二电流作用于第二补偿电路，以使第二补偿电路可以通过第二电流调节第一误差放大器的第二输出阻抗。

摘要： 本实用新型公开了用于低压差线性稳压器的瞬态增强电路和低压差线性稳压器，属于集成电路的技术领域，为缓冲器，输出电压瞬态变化感应电路、输出MOS管组成的闭环控制电路。以缓冲器的输入端为瞬态增强电路的输入端，输出电压瞬态变化感应电路的输入端为瞬态增强电路的输出端。利用本实用新型公开的瞬态增强电路可以实现无外接电容、自适应负载变化的低压差线性稳压器，瞬态增强电路利用电流镜电路原理将输出MOS管电流镜像反映到输出MOS管栅极的控制信号中，增强了低压差线性稳压器对负载变化的适应度。

摘要： 本申请公开了一种低压差线性稳压器的过流保护电路及低压差线性稳压电源，包括电流产生电路和限流电路，电流产生电路用于产生随电源电压的升高而升高的跟随电流，并将跟随电流输出给限流电路中的第一NMOS管；限流电路用于在低压差线性稳压器的输出电流超过预设阈值时根据跟随电流将输出电流限制为随电源电压的升高而降低的限制电流。这样，电流产生电路产生的伴随电流随电源电压的增加而增加，使限流电路输出的限制电流随着电源电压的增加而减小，即在电源电压升高时，使低压差线性稳压器的输出电流减小，从而抑制电源电压升高时低压差线性稳压器的输出功率的增加速率，以抑制温度增加速率，避免由于电源电压迅速增大而造成的LDO过热损坏。