首页> 中文会议>第十七届全国半导体集成电路、硅材料学术会议 >线性兼容CMOS工艺中耗尽型NJFET的设计与优化

线性兼容CMOS工艺中耗尽型NJFET的设计与优化

页面导航

摘要
著录项
相似文献
相关主题

摘要

介绍了一种实用的线性兼容CMOS工艺中耗尽型NJFET的设计与优化，流片验证得到NJFET的夹断电压为-1.35V，击穿电压为15.5V，通过优化NJFET的结构，可以实现NJFET的耐压达到34V.使用该NJFET及其线性兼容CMOS工艺，成功研制了一款低压差线性稳压器(LDO)，基准源静态电流小于1.5μA.该工艺还可广泛应用于高压A/D和D/A转换器的研制.

著录项

来源
《第十七届全国半导体集成电路、硅材料学术会议》|2011年|264-267|共4页
会议地点三亚
作者
唐昭焕; 王斌; 王起; 刘勇; 任芳; 谭开洲; 羊庆玲;
展开▼
作者单位

中国电子学会;

展开▼
会议组织
正文语种
原文格式 PDF
中图分类 TN432:TN405;
关键词
集成电路; 线性兼容; CMOS工艺; 低压差线性稳压器; 工艺优化;
入库时间 2022-08-17 11:13:10

相似文献

中文文献
外文文献
专利

1. 部分耗尽0.8μm SOI CMOS工艺P＋源漏电阻实验设计 [J] . 吴建伟 ,徐静 . 电子与封装 . 2012,第004期
2. 薄膜全耗尽SOI CMOS工艺技术研究 [J] . 徐春叶 ,刘善喜 . 集成电路通讯 . 2004,第001期
3. 采用p型埋层CMOS工艺制备线性磁场传感器 [J] . 邵传芬 . 微电子学与计算机 . 1992,第8期
4. 90nm CMOS工艺高速锁相环设计与优化 [J] . 王征晨 ,王兴华 ,仲顺安 . 北京理工大学学报 . 2018,第1期
5. 带门极双层Si-δ-掺杂 GaAs中的奇特非线性耗尽(英文) [J] . 卢铁城 ,林理彬 ,M.LEVIN . 半导体学报：英文版 . 2001,第5期
6. 全耗尽型Au-Si面垒探测器系列的研制改进及在中能重离子反应产物测量和鉴别中的应用 [C] . 谭继廉 . 第八届全国核电子学与核探测技术学术年会 . 1996
7. 基于0.18μmCMOS工艺无电容型LDO线性稳压器电路设计 [A] . 吕阳 . 2017

线性兼容CMOS工艺中耗尽型NJFET的设计与优化

摘要

著录项

相似文献

相关主题

期刊订阅