奇偶校验

摘要： 为了降低面向5G的正交频分复用系统的峰均功率比和计算复杂度,采用5G通信领域中的低密度奇偶校验码信道编码方案,通过部分传输序列改进后的循环移位序列方法与低密度奇偶校验码联合方法进行编码,称为LDPCSS码,根据导出LDPCSS码的奇偶校验矩阵,使用置信度传播算法进行译码。为了进一步降低LDPCSS码的延迟和搜索复杂度,提出基于遗传算法的LDPCSS方法,称为LDPCSS⁃GA方法。通过仿真与现有方法进行比较分析,结果表明,所采用的方法降低了BP译码器的译码复杂度和延迟,同时降低系统的PAPR和计算复杂度,还提升了误码率性能。

摘要： 针对计算机专业核心课程计算机组成原理现有教学表现形式抽象、枯燥,教学内容设计与工程实际脱节的问题,提出理论原理的工程实例可视化展示的改革方法。以汉明码为例,借助Python语言工具,由抽象二进制编码的机内码到使用点阵输出可视化的汉字字符,设计并实现了汉字传输及校验教学案例。教学实践表明,对理论知识更加直观的展示有效提高了学生的学习兴趣。

摘要： 减少路径分裂次数的列表译码(Split Reduced Successive Cancellation List,SR-SCL)算法以损失部分性能为代价实现了较低的计算复杂度,增强的SR-SCL(Enhanced Split-Reduced SCL,ESR-SCL)算法在保持SR-SCL算法译码性能的同时进一步降低了复杂度.为了提升ESR-SCL算法的译码性能,提出一种奇偶校验和循环冗余校验(Cyclic Redundancy Check,CRC)辅助的ESR-SCL算法.首先,构造奇偶校验位,译码阶段根据算法提出的分裂规则进行路径分裂;然后,引入路径分裂次数相对数的概念对路径进行剪枝,运用奇偶校验比特删除校验不通过的路径;最后,结合C RC校验选取译码输出.仿真结果表明,(256,128)的极化码在误块率(Block Error Rate,BLER)为10-2时,与CRC辅助的SR-SCL(CA-SR-SCL)算法相比,提出算法取得了0.21～0.25 dB的性能增益,当信噪比为1 dB时,平均列表大小减少了36.59％.

摘要： 在中短码长条件下极化码信道极化不完全,在奇偶校验级联码的译码过程中容易发生错误传播影响译码算法性能.为了降低错误传播对奇偶校验级联性能的影响,设计了一种新型奇偶校验级联方法.该方法通过高斯估计选取部分关键易错信息比特进行非均匀分段校验,能够有效降低错误传播对奇偶校验性能的影响,同时与循环冗余校验级联选择正确路径,可以提升译码算法在大列表和高信噪比条件下的译码性能.仿真表明应用新型级联码相比于CA-SCL(Cyclic-redundancy-check Aided Successive Cancellation List)平均能提升0.1～0.15 dB译码性能.此外,新型级联码结合自适应算法,可以利用译码算法性能的提升使自适应算法在更小列表下译码成功,降低自适应算法在较低信噪比下6％～25％的译码复杂度.

摘要： “棋盘问题”是数学竞赛中常见的一个问题,还发展出了棋盘计数问题、棋盘染色问题、棋盘多项式问题等分枝。本文利用奇偶校验法的原理,解决了一道关于棋盘多边形的美国数学奥林匹克竞赛题。该问题要求证某个棋盘多边形能被平铺就存在完美平铺,且是唯一的完美平铺。利用数学归纳法的归纳假设,即先假设对于n-1块的长方块能够平铺的棋盘多边形命题成立,进而证明了n块的长方块能够平铺的棋盘多边形命题也成立。

摘要： 串行抵消列表(SCL)算法是极化码的一种近似最大似然(ML)译码算法,基于该算法的循环冗余校验(CRC)级联极化码、校验(PCC)级联极化码纠错性能优良,已成为5G极化码标准编码方案.总结了SCL译码错误类型,并从降低SCL译码错误的角度揭示了CRC级联极化码、PCC级联极化码,以及CRC辅助的PCC级联极化码,三者提升SCL译码性能的原理.仿真结果表明:CRC辅助的校验级联极化码可以显著降低SCL译码错误,并在较高信噪比(SNR)范围内,呈现出最佳的纠错性能.

摘要： Polar码是一种新型高效的信道编码技术,被确定为5G增强移动宽带场景控制信道的编码方案.本文提出一种循环冗余校验(Cyclic Redundancy Check,CRC)码、奇偶校验(Parity Check,PC)码与Polar码级联方案,其中CRC码、PC码作为外码,Polar码作为内码.与CRC辅助的Polar码方案相比,新型级联Polar码在译码的过程中利用PC比特辅助路径度量值进行译码路径的修剪,用以保证路径选择的可靠性,从而提高了其纠错性能,由于PC操作简单,在复杂度上没有明显增加.仿真结果表明:新型级联Polar码具有优异的性能,当误码率为10-6,码长为512,码率为1/3时,新型级联Polar码与CRC辅助的Polar码相比大约有0.12 dB的增益.

摘要： 为了实现高效的抗故障注入攻击,提出了一种混合粒度奇偶校验故障注入检测方法.传统奇偶校验检测方法为每n比特设置一个奇偶位,表示该n比特的奇偶性.随着n的减小,奇偶位个数增加,资源消耗增加,检测率提高.为了实现故障检测率和资源消耗的折中,对电路故障注入敏感部分或关键部分处理的数据采用细粒度奇偶校验(即n值较小),对其他部分采用粗粒度奇偶校验.以RC5加密算法为例,阐述了混合粒度奇偶校验故障检测方法的原理和应用,并对不同粒度奇偶校验方法的故障检测率及资源使用进行了理论分析.实验结果表明,与整个RC5电路都采用字(n=32 bit)奇偶校验相比,混合粒度奇偶校验故障注入检测方法可以提高故障检测率29.44％,仅增加资源消耗2.48％.

摘要： 美国纽约州伊萨卡市康奈尔大学的科学家从、WM获得了100万美元。凯克基金会创建了一种特定的拓扑超导材料。该团队的跨学科项目“奇偶校验拓扑超导体的材料设计方法”建立在广泛的理论计算基础之上,可以实现稳定和可扩展的量子计算技术。

摘要： 该文对均衡奇偶校验组阵列和分布替换进行了分析。

摘要： 数学的思维探索历程,充满了科学的严谨,艺术的轻盈,以及过程的美妙,或思想,或方法,或过程.试图在思维探索中通过数形结合法、奇偶校验法、枚举的组合方法体会数学之美,感悟数学之美.

摘要： 本文介绍了国内首款抗辐射加固32位空间处理器BM3803的加固设计技术，并进行了抗辐射试验验证。该款处理器运用了三模冗余、三时钟树、寄存器堆EDIAC保护、CACHE奇偶校验等多种冗余和容错设计及工艺加固相结合的技术，实现了抗辐射设计目标。文中对处理器单粒子验证方法和试验数据进行了分析。

摘要： 本文以六斜装陀螺为例，采用奇偶校验法和技术检验法相结合的方法进行陀螺系统的在轨故障诊断。仿真证明该方法快速、准确，易于实现。

摘要： 本文分析了码的图和基于图的算法,并提出了LDPC码的截断树,可对码的回路作整体性分析,并且研究了可信度基于图的传播算法，并尝试性地分析了截断树下的信息传递规则。

摘要： 本文分析了码的图和基于图的算法,并提出了LDPC码的截断树,可对码的回路作整体性分析,并且研究了可信度基于图的传播算法，并尝试性地分析了截断树下的信息传递规则。

摘要： 本文分析了码的图和基于图的算法,并提出了LDPC码的截断树,可对码的回路作整体性分析,并且研究了可信度基于图的传播算法，并尝试性地分析了截断树下的信息传递规则。

摘要： 随着计算机应用技术的迅速发展,计量测试中的数据常要输送给计算机来分析处理。本文叙述了用MCS-51指令和Vsual Basic的MSComm控件实现的测量设备与计算机间的双向通信。介绍了RS-232串行通信的基本特点,以及接口电路和VB串口控件的应用,分析了51汇编和VB的发送、接收和数据处理程序的设计。该串口的数据传输电路主要由89C51、MAX232A和数据存储器组成,最大传输速率57.6kbps。

摘要： 随着计算机应用技术的迅速发展,计量测试中的数据常要输送给计算机来分析处理。本文叙述了用MCS-51指令和Vsual Basic的MSComm控件实现的测量设备与计算机间的双向通信。介绍了RS-232串行通信的基本特点,以及接口电路和VB串口控件的应用,分析了51汇编和VB的发送、接收和数据处理程序的设计。该串口的数据传输电路主要由89C51、MAX232A和数据存储器组成,最大传输速率57.6kbps。

摘要： 随着计算机应用技术的迅速发展,计量测试中的数据常要输送给计算机来分析处理。本文叙述了用MCS-51指令和Vsual Basic的MSComm控件实现的测量设备与计算机间的双向通信。介绍了RS-232串行通信的基本特点,以及接口电路和VB串口控件的应用,分析了51汇编和VB的发送、接收和数据处理程序的设计。该串口的数据传输电路主要由89C51、MAX232A和数据存储器组成,最大传输速率57.6kbps。

摘要： 根据本实施例，一种用于基于低密度奇偶校验码的奇偶校验矩阵执行编码的方法包括以下步骤：通过终端生成奇偶校验矩阵，其中，奇偶校验矩阵对应于特征矩阵，特征矩阵的每个元素对应于通过基矩阵中的对应元素与Zc之间的模运算确定的移位索引值，Zc是提升值，并且基矩阵是42×52矩阵；并且通过终端使用奇偶校验矩阵执行输入数据的编码，其中，提升值与输入数据的长度相关联。

摘要： 本发明公开一种奇偶校验电路，其可包括第一信号结合单元、奇偶校验单元、第二信号结合单元以及信号储存单元。第一信号结合单元，其用于通过结合第一至第N信号产生第一至第N结合信号，其中第一至第N结合信号中的第K(K是2≤K≤N的自然数)结合信号通过结合第一至第N信号中的第一至第K信号获得；奇偶校验单元，其用于响应于第N结合信号而检测第一至第N信号中是否存在错误；第二信号结合单元，其用于通过结合第一至第N结合信号而产生第一至第N重构信号，其中第一至第N重构信号中的第K重构信号通过结合第一至第N结合信号中的第(K‑1)结合信号和第K结合信号获得；以及信号储存单元，其用于储存第一至第N重构信号。

摘要： 一种无奇偶校验控制器与有奇偶校验伺服器的串口通信方法，用于实现无奇偶校验控制器和有奇偶校验伺服器之间的串口通信。本方法在不改变现有电气系统结构的基础上，通过改变数据包的格式，实现了控制器与伺服器的串口通信；即根据Modbus RTU协议生成数据包之后，在数据包的各个字节之间插入间隔字节，再使用串行接口进行发送，使得伺服器能够正确识别字节的起始位，进而做出正确的响应，实现正常的串口通信功能；解决了当控制器与伺服器的奇偶校验不一致时，由于通信字节长度不一致，控制器发送的数据无法被伺服器正确解析，避免了错位解析现象的发生。

摘要： 公开了一种用于确定准循环（QC）低密度奇偶校验（LDPC）码以使得该QC LDPC码不具有捕获集的系统和方法。获得表示一族QC LDPC码的一组矩阵，其中，各个QC LDPC码是围长不小于八的咬尾空间耦合码，并且其中，所述一组矩阵中的各个矩阵的各列的权重不小于四。基于捕获集图案来从所述一组矩阵中选择矩阵，使得所述矩阵表示不具有捕获集的QC LDPC码。所述矩阵可以存储在存储器中。

摘要： 本公开的各方面涉及低密度奇偶校验(LDPC)编码。由LDPC编码器为初始传输生成的奇偶校验比特的至少一部分可被存储，以用于生成后续的混合自动重复请求(HARQ)冗余版本。在一些示例中，初始传输中包括的至少度数2和度数3的奇偶校验比特可被存储。奇偶校验比特可被存储在层2(L2)或上层缓冲器内或LDPC编码器内。例如，奇偶校验比特可被存储在HARQ缓冲器内。

摘要： 根据本实施例，一种用于基于低密度奇偶校验码的奇偶校验矩阵执行编码的方法包括以下步骤：通过终端生成奇偶校验矩阵，其中，奇偶校验矩阵对应于特征矩阵，特征矩阵的每个元素对应于通过基矩阵中的对应元素与Zc之间的模运算确定的移位索引值，Zc是提升值，并且基矩阵是42×52矩阵；并且通过终端使用奇偶校验矩阵执行输入数据的编码，其中，提升值与输入数据的长度相关联。

摘要： 一种无奇偶校验控制器与有奇偶校验伺服器的串口通信方法，用于实现无奇偶校验控制器和有奇偶校验伺服器之间的串口通信。本方法在不改变现有电气系统结构的基础上，通过改变数据包的格式，实现了控制器与伺服器的串口通信；即根据Modbus RTU协议生成数据包之后，在数据包的各个字节之间插入间隔字节，再使用串行接口进行发送，使得伺服器能够正确识别字节的起始位，进而做出正确的响应，实现正常的串口通信功能；解决了当控制器与伺服器的奇偶校验不一致时，由于通信字节长度不一致，控制器发送的数据无法被伺服器正确解析，避免了错位解析现象的发生。

摘要： 本发明公开一种奇偶校验电路，其可包括第一信号结合单元、奇偶校验单元、第二信号结合单元以及信号储存单元。第一信号结合单元，其用于通过结合第一至第N信号产生第一至第N结合信号，其中第一至第N结合信号中的第K(K是2≤K≤N的自然数)结合信号通过结合第一至第N信号中的第一至第K信号获得；奇偶校验单元，其用于响应于第N结合信号而检测第一至第N信号中是否存在错误；第二信号结合单元，其用于通过结合第一至第N结合信号而产生第一至第N重构信号，其中第一至第N重构信号中的第K重构信号通过结合第一至第N结合信号中的第(K-1)结合信号和第K结合信号获得；以及信号储存单元，其用于储存第一至第N重构信号。

摘要： 本发明是针对一种关于低密度奇偶校验(LDPC)码的奇偶校验编码器并且涉及一种编码方法。根据实施例，一种用于纠错编码的编码器包括：被配置成接收消息位向量并且根据消息位向量计算中间奇偶位向量的第一硬件资源，其中中间奇偶位向量是基于对应于消息位的奇偶校验矩阵的子矩阵计算出的；以及被配置成根据中间奇偶位向量计算奇偶位向量的第二硬件资源，其中第二硬件资源被配置成计算多个不同的码的奇偶位，并且其中被配置成计算用于码中的特定一个码的奇偶位的硬件资源的部分与被配置成计算用于码中的另一特定的一个码的奇偶位的硬件资源的部分公共地共享。因此，相同的编码器硬件可以使用降低的存储和硬件复杂性要求来执行关于不同块长度和/或码速率的编码。

摘要： 本发明公开了一种用于确定准循环（QC）低密度奇偶校验（LDPC）码以使得该QC LDPC码不具有捕获集的系统和方法。获得表示一族QC LDPC码的一组矩阵，其中，各个QC LDPC码是围长不小于八的咬尾空间耦合码，并且其中，所述一组矩阵中的各个矩阵的各列的权重不小于四。基于捕获集图案来从所述一组矩阵中选择矩阵，使得所述矩阵表示不具有捕获集的QC LDPC码。所述矩阵可以存储在存储器中。