循环冗余校验

摘要： 从数据编码、故障检测、“故障-安全”处理、数据测试等方面,给出安全关键软件在设计实现阶段的数据安全防护措施,以及提高数据可测性的设计措施,有助于全面防范动、静态数据的系统性失效和随机性失效;最后,提出在数据生产配置阶段,利用离线数据检验工具来提高数据生产效率和数据正确性。

摘要： 极化码循环冗余校验辅助连续取消列表(CA-SCL)译码算法在某些特定的码率和比特长度下,极化码的性能仍无法胜过最新的LDPC码。重复比特与循环冗余校验辅助连续取消列表(RA-CA-SCL)译码算法虽然在高码率下提升了一定的性能,却未分析重复比特长度与CRC比特长度占比对Polar编码器性能与复杂度的影响。为了进一步提高性能,根据首次译码错误位置概率和CRC校验有效长度,提出了一种改进的重复比特与循环冗余校验辅助连续取消列表(IRA-CA-SCL)译码算法。仿真结果表明,与CA-SCL译码算法和RA-CA-SCL(L_(ere)=8)译码算法相比,改进算法在码率R=0.816时,译码性能分别提升了约0.09dB和0.06dB,同时在高信噪比下,复杂度几乎一致。

摘要： 极化码是一种被严格证明到达信道容量的信道编码方法.虽然串行抵消列表比特翻转(SCLF)译码算法可提高译码性能,但导致较高的译码复杂度.为降低译码复杂度,提出一种分段CRC辅助串行抵消列表比特翻转极化码译码算法.该算法在码字构造过程中,通过添加分段CRC校验,可提前终止翻转译码过程.在中短码长下,可显著降低极化码比特翻转译码复杂度.仿真结果表明,当L=8,Eb N0=1.5 dB时,与SCLF方法翻转2 bit译码算法相比,提出方法的译码复杂度可降低71.9％,同时获得较好的性能增益.

摘要： 极化码作为一种纠错码,具有较好的编译码性能,已成为5G短码控制信道的标准编码方案.但在码长较短时,其性能不够优异.提出一种基于增强奇偶校验码级联极化码的新型编译码方法,在原有的奇偶校验位后设立增强校验位,对校验方程中信道可靠度较低的信息位进行双重校验,辅助奇偶校验码在译码过程中对路径进行修剪,以此提高路径选择的可靠性.仿真结果表明,在相同信道、相同码率码长下,本文提出的新型编译码方法比循环冗余校验(cyclic redundancy check,CRC)码级联极化码、奇偶校验(parity check,PC)码级联极化码误码性能更优异.在高斯信道下,当码长为128、码率为1/2、误码率为10-3时,本文提出的基于增强PC码级联的极化码比PC码级联的极化码获得了约0.3 dB增益,与CRC辅助的极化码相比获得了约0.4 dB增益.

摘要： 为解决大位宽变长数据包情况下包尾数据的循环冗余校验(CRC)32算法处理存在的臃肿低效问题,将循环冗余校验算法变换为矩阵线性运算,利用逆矩阵反向回滚运算,得到正确的CRC运算结果;并在FPGA上进行了实验验证.结果表明:回滚运算的算法可行,并且实现简单,资源占用少.在512 bit位宽的情况下,回滚算法使得资源占用降低到了传统算法的15％;综合耗时降低到了传统算法的30％,布局/布线的耗时降低到了传统算法的40％.

摘要： 针对不可靠的非连接网络传输,本文设计了一种具有检错功能的网络传输协议,协议中使用帧头检验和数据信息CRC校验,能有效检出传输中的数据错误,并综合运用发送、应答和错误重传等手段,保证了协议的可靠性和协议数据的正确性.文中重点介绍了该协议的帧格式和握手过程,详细讲述了数据发送接收过程和循环冗余校验.

摘要： 减少路径分裂次数的列表译码(Split Reduced Successive Cancellation List,SR-SCL)算法以损失部分性能为代价实现了较低的计算复杂度,增强的SR-SCL(Enhanced Split-Reduced SCL,ESR-SCL)算法在保持SR-SCL算法译码性能的同时进一步降低了复杂度.为了提升ESR-SCL算法的译码性能,提出一种奇偶校验和循环冗余校验(Cyclic Redundancy Check,CRC)辅助的ESR-SCL算法.首先,构造奇偶校验位,译码阶段根据算法提出的分裂规则进行路径分裂;然后,引入路径分裂次数相对数的概念对路径进行剪枝,运用奇偶校验比特删除校验不通过的路径;最后,结合C RC校验选取译码输出.仿真结果表明,(256,128)的极化码在误块率(Block Error Rate,BLER)为10-2时,与CRC辅助的SR-SCL(CA-SR-SCL)算法相比,提出算法取得了0.21～0.25 dB的性能增益,当信噪比为1 dB时,平均列表大小减少了36.59％.

摘要： 为提高甚高频数据交换系统(very high frequency data exchange system,VDES)中应用特定消息(application-specific messages,ASM)的解码性能,提出一种基于循环冗余校验(cyclic redundancy check,CRC)的改进维特比纠错算法.通过合理降低符号状态数和使用部分CRC参与纠错,使该算法平衡了纠错性能和计算量,同时提出了新的分支度量以解决过于理想化的传统分支度量导致的性能损失.仿真表明,新分支度量相比传统分支度量提升了 1 dB的误帧率(packet error rate,PER)性能,在用12个CRC寄存器参与纠错的条件下,该方法比相干解调算法提升了 1 dB的PER性能,同时通过合理的符号状态数降低策略将计算量降为传统算法的1/4.

摘要： FOREST LINE S240机床的伺服驱动PCU CRC故障频发,导致机床无法运行,对其原因和处理措施进行探讨.

摘要： 在中短码长条件下极化码信道极化不完全,在奇偶校验级联码的译码过程中容易发生错误传播影响译码算法性能.为了降低错误传播对奇偶校验级联性能的影响,设计了一种新型奇偶校验级联方法.该方法通过高斯估计选取部分关键易错信息比特进行非均匀分段校验,能够有效降低错误传播对奇偶校验性能的影响,同时与循环冗余校验级联选择正确路径,可以提升译码算法在大列表和高信噪比条件下的译码性能.仿真表明应用新型级联码相比于CA-SCL(Cyclic-redundancy-check Aided Successive Cancellation List)平均能提升0.1～0.15 dB译码性能.此外,新型级联码结合自适应算法,可以利用译码算法性能的提升使自适应算法在更小列表下译码成功,降低自适应算法在较低信噪比下6％～25％的译码复杂度.

摘要： 本文介绍了用于EDGE(Enhanced Data Rate for GSM Evolution)手机芯片的循环冗余校验编/译码方案,对循环冗余校验编/译码器的硬件实现方法进行了研究,通过合理复用及对模块进行有效控制,改进并实现了通用编/译码器结构。改进后硬件实现开销显著减少,系统功耗大大降低。

摘要： Polar码是第一类从理论上被证明能够达到Shannon容量限的码.在Polar码的循环冗余校验(Cyclic Redundancy Check,CRC)辅助的连续删除列表(Successive Cancellation List,SCL)译码算法中,路径选取时一旦偏离正确的那条路径,便会导致译码失败.为了减少这种译码失败的概率,本文根据CRC-SCL译码算法中的路径选取问题,提出了该算法的优化方案,增强了CRC-SCL译码算法的性能.仿真结果表明改进的CRC-SCL译码算法增加了少许节点的计算量,但是增强了CRC-SCL译码算法的性能,是性能与复杂度的一个折中.

摘要： 在数据传输的过程中通常使用循环冗余校验(CRC)来检查数据传送过程中是否发生了错误.本文介绍了一种新型的CRC数据校验方法,它同时使用两个生成多项式产生校验数据,分别用于本报文和下一报文数据的校验生成及错误检测,并针对其不足进行了改进.FPGA实现结果表明,这种方法能够在较低逻辑复杂度的基础上提高校验能力,从而改善数据通信的可靠性,而且对系统性能影响甚小.通过比较16位旋转CRC与32位传统CRC的实现数据发现,前者在资源利用率减少10％的情况下,性能提高了25％.

摘要： 介绍ADS-B系统组成原理，阐述循环冗余校验（CRC）算法的基本理论，提出了基于置信度判定的蛮力纠错算法,；基于ADS-B系统，给出实现系统信号纠错检错处理流程图，并在FPGA中实现和分析仿真结果。计算机仿真表明有效的实现了校验和纠错，提高了ADS-B系统信号传输的可靠性。

摘要： 介绍了超高频射频身份识别(RFID)系统中循环冗余校验(CRC)电路的原理与特点，在FPGA平台上实现并进行系统性能分析。利用递归公式法设计了一种算法简单、结构紧凑、运算速度快的并行CRC电路。

摘要： 本文阐述了电子秤数据通信控制的设计原理及方案，着重论述了其软件程序设计部分。本设计是上位机程序采用VB编程，通过设置VB 6.0的MSComm控件的属性和事件，采用事件驱动方式实现和下位机S7-200 PLC的自由口通信；下位机采用中断驱动查询来实现数据的发送与接收。其中，上位机和下位机的通信控制程序都采用循环冗余校验，该方式校验能力强、实现方便、误判概率几乎为零，可以降低在工业现场数据错误。

摘要： 在分析现有链路容错技术的基础上,重点研究重传机制以提高链路的可用性.链路层重传是链路层逻辑子层的主要功能,而物理层前向纠错也随着链路速率的提高而得到越来越广泛的应用,这两者是目前链路容错的主要措施.但是,目前以链路层重传为基础的容错机制存在一些不足,主要体现在重传开销较大、CRC检错码的检错能力有限等.因此,为了提高链路容错的效率、有效利用目前物理层前向纠错编码的性能优势,提出了一种在物理层将重传与前向纠错相结合的重传机制,给出了重传的设计方法和实现结构框图,并从定性的角度对该重传机制相对于传统链路层重传的优势进行了分析.

摘要： 在分析现有链路容错技术的基础上,重点研究重传机制以提高链路的可用性.链路层重传是链路层逻辑子层的主要功能,而物理层前向纠错也随着链路速率的提高而得到越来越广泛的应用,这两者是目前链路容错的主要措施.但是,目前以链路层重传为基础的容错机制存在一些不足,主要体现在重传开销较大、CRC检错码的检错能力有限等.因此,为了提高链路容错的效率、有效利用目前物理层前向纠错编码的性能优势,提出了一种在物理层将重传与前向纠错相结合的重传机制,给出了重传的设计方法和实现结构框图,并从定性的角度对该重传机制相对于传统链路层重传的优势进行了分析.

摘要： 在分析现有链路容错技术的基础上,重点研究重传机制以提高链路的可用性.链路层重传是链路层逻辑子层的主要功能,而物理层前向纠错也随着链路速率的提高而得到越来越广泛的应用,这两者是目前链路容错的主要措施.但是,目前以链路层重传为基础的容错机制存在一些不足,主要体现在重传开销较大、CRC检错码的检错能力有限等.因此,为了提高链路容错的效率、有效利用目前物理层前向纠错编码的性能优势,提出了一种在物理层将重传与前向纠错相结合的重传机制,给出了重传的设计方法和实现结构框图,并从定性的角度对该重传机制相对于传统链路层重传的优势进行了分析.

摘要： 在分析现有链路容错技术的基础上,重点研究重传机制以提高链路的可用性.链路层重传是链路层逻辑子层的主要功能,而物理层前向纠错也随着链路速率的提高而得到越来越广泛的应用,这两者是目前链路容错的主要措施.但是,目前以链路层重传为基础的容错机制存在一些不足,主要体现在重传开销较大、CRC检错码的检错能力有限等.因此,为了提高链路容错的效率、有效利用目前物理层前向纠错编码的性能优势,提出了一种在物理层将重传与前向纠错相结合的重传机制,给出了重传的设计方法和实现结构框图,并从定性的角度对该重传机制相对于传统链路层重传的优势进行了分析.

摘要： 本发明涉及一个并行CRC生成电路，该电路包括一个输入寄存器装置(I)，一个输出寄存器装置(C)，一些XOR门(XOR1-XORN)和一个联接装置(CM)，CM将输出寄存器装置(C)的输出线(C0-CN-1)及输入寄存器设备(I)的输出线(I1-In)中的一些预定线作为输入输送给各XOR门。按本发明，建立并计算一个矩阵，该矩阵代表基于所选CRC多项式的状态改变，这样，联接装置(CM)只使用最小数量的输出线反馈和输入寄存器装置(I)的输出线前馈。从而，本发明的并行CRC计算电路无冗余并使用最少量的硬件。

摘要： 本发明涉及一个并行CRC生成电路,该电路包括一个输入寄存器装置(Ⅰ),一个输出寄存器装置(C),一些XOR门(XOR1－XORN)和一个联接装置(CM),CM将输出寄存器装置(C)的输出线(C0－CN－1)及输入寄存器设备(Ⅰ)的输出线(Ⅰ1－Ⅰn)中的一些预定线作为输入输送给各XOR门。按本发明,建立并计算一个矩阵,该矩阵代表基于所选CRC多项式的状态改变,这样,联接装置(CM)只使用最小数量的输出线反馈和输入寄存器装置(Ⅰ)的输出线前馈。从而,本发明的并行CRC计算电路无冗余并使用最少量的硬件。

摘要： 本发明涉及一种用循环冗余校验码进行并行校验的方法，属于移动无线数据传输技术领域。这种方法设长度为n，信息位个数为k的循环冗余校验码的校验矩阵，待校验的数据序列用向量C表示，进行乘法并行计算处理：H*C

摘要： 本发明实施例提供了一种循环冗余校验的校验值计算方法及装置。该方法包括：接收到数据流中等于第一预设位宽的数据包时，将所述等于第一预设位宽的数据包输入与所述第一预设位宽对应的循环冗余校验计算单元计算校验值；接收到所述数据流中小于第一预设位宽的数据包时，将所述小于第一预设位宽的数据包拆分成两个或两个以上不同位宽的数据段，将拆分后的不同位宽的数据段输入与所拆分的数据段的位宽对应的循环冗余校验计算单元计算校验值。本发明实施例可有效提高循环冗余校验值计算的效率，降低计算循环冗余校验值的时间，可有效满足高速通信系统中数据传输的需要。

摘要： 本发明公开了一种循环冗余校验码的生成方法，包括：A、将数据序列顺序分段，建立与所分数据段同比特的循环冗余校验码表项；B、对首个数据段进行同比特的循环冗余校验码表项的查找，得到r位查找结果；C、将该查找结果与第二数据段首位起的r位数据进行模二加，并将所得结果取代所述r位数据；D、将所述数据序列的首个数据段丢弃；E、重复步骤B至D；直到所述数据序列只剩最后一段时，将该段数据进行相应的循环冗余校验码表项的查找得到循环冗余校验码。通过本发明能够快速处理包括位数较多的数据序列。

摘要： 本发明涉及传输数据校验领域，尤其涉及采用并行电路实现低成本的CRC校验码生成技术。一种循环冗余校验码生成装置及其构建、生成校验码的方法，其特征多项式为该装置具有t个并行输入端，所述装置包括：m个反相器N0-Nm-1、n个触发器R0-Rn-1，以及q个异或门Y0-Yq-1；所述m由异或关系式NOR0-NORn-1所确定；反相器N0-Nm-1的输入端分别与异或关系式NOR0-NORn-1中取反的各输入数据所对应的所述装置的输入端相连接；所述q由异或关系式NOR0-NORn-1中多数据元素关系式的个数确定；反相器N0-Nm-1的输出端、触发器R0-Rn-1和异或门Y0-Yq-1的连接根据异或关系式NOR0-NORn-1确定。由于在并行电路的一些输入端增加了反相器，从而可以将并行电路中的每个触发器连接的反相器去掉，从而节省了大量的反相器，降低了硬件成本。

摘要： 本发明公开了一种循环冗余校验数据的处理方法、循环冗余校验电路及存储介质，从待校验的数据中获得第一数据；使用多个时间区间对所述第一数据进行循环冗余初步校验，其中，在每个时间区间对所述第一数据的一部分数据进行循环冗余初步校验，不同时间区间所校验的数据不同，所述多个时间区间中各时间区间校验的数据构成所述第一数据，所述多个时间区间中各时间区间均使用相同的N个循环冗余初步校验计算单元进行循环冗余初步校验。本发明可以通过多个时间区间来分别计算第一数据的一个部分，这样，每个时间区间内需要计算的数据量就比较少，因此也就不需要大量的CRC计算单元，减小了数据计算单元的面积和芯片设计的复杂度。

摘要： 本发明公开了一种通过循环冗余校验码校验电子雷管通信的方法，首先在电子雷管控制芯片中留出寄存器来存贮电子雷管地址的CRC码，运用CRC码生成的CRC-CCITT多项式将地址CRC校验值计算出来，然后将该CRC校验值和雷管的地址及延期时间一起植入到雷管的控制芯片中；在雷管起爆器的控制芯片里同样注入CRC-CCITT多项式求CRC码的程序，当用专用雷管起爆器检测该雷管时，先接收电子雷管上传的地址值，再接收其上传的CRC校验值；专用雷管起爆器利用CRC-CCITT多项式求出CRC码的程序并根据地址值计算相应的CRC校验值算出来，与该电子雷管上传的CRC校验值相等时，认为是该雷管上传的地址数据有效；本发明具有结构简单，考虑了电子雷管芯片功能不能太复杂、只需简单将已预存的本机地址CRC校验码值上传，由起爆器判断接收的数据是否正确，提高了电子雷管与起爆器通信可靠性。

摘要： 本发明实施例提供了一种循环冗余校验的校验值计算方法及装置。该方法包括：接收到数据流中等于第一预设位宽的数据包时，将所述等于第一预设位宽的数据包输入与所述第一预设位宽对应的循环冗余校验计算单元计算校验值；接收到所述数据流中小于第一预设位宽的数据包时，将所述小于第一预设位宽的数据包拆分成两个或两个以上不同位宽的数据段，将拆分后的不同位宽的数据段输入与所拆分的数据段的位宽对应的循环冗余校验计算单元计算校验值。本发明实施例可有效提高循环冗余校验值计算的效率，降低计算循环冗余校验值的时间，可有效满足高速通信系统中数据传输的需要。

摘要： 本实用新型公开了一种通过循环冗余校验码校验电子雷管通信的装置，包括电子雷管，电子雷管与专用雷管起爆器相连接，本实用新型具有结构简单，考虑了电子雷管芯片功能不能太复杂、只需简单将已预存的本机地址CRC校验码值上传，由专用雷管起爆器判断接收的数据是否正确，提高了电子雷管与专用雷管起爆器通信可靠性。