高k+SiO2栅全耗尽SOI MOSFET半解析模型的阈值电压和DIBL效应的研究

摘要

随着半导体技术的快速发展，小尺寸效应已成为器件发展的限制性因素，为了减小这些效应对器件性能的影响，新结构和新材料的器件不断涌现。SOI(Silicon-on-Insulator)MOSFET因能有效地抑制小尺寸效应，同时SOI层能堆砌三维集成电路，而成为最有前途的CMOS器件之一。研究人员和业界开发了诸多基于SOI结构的新型器件，获得了广泛应用，全耗尽SOI MOSFET就是其中之一。但是，它与体硅MOSFET一样，面临按比例缩小带来的难题，特别是当MOS器件的特征尺寸进入纳米领域后，低于3nm厚度的SiO2栅氧化层即使在1V的电压下，也会产生指数上升的直接隧穿电流，从而破坏了器件的导通特性，成为MOSFET发展的瓶颈之一。因此，选取适当的高k材料代替SiO2作为栅介质层，提高栅的物理厚度，减小直接隧穿电流，是当前器件研究的主要任务之一。
　　但是高k介质栅也有一些缺点。首先，高k介质与沟道硅膜之间存在大量的界面缺陷，这使得沟道载流子迁移率下降。其次是高k栅产生的FIBL(Fringing Induced Barrier Lowing)效应，导致器件特性退化。因此如果直接引入高k栅，在抑制了栅极泄漏电流的同时，会引起MOSFET阈值电压漂移和电流驱动能力下降等问题。研究人员发现高k介质层与沟道硅膜之间附加一层低k介质作为缓冲层，可以降低高k栅带来的负面作用，他们用热动力学模型计算了加低k缓冲层体硅MOSFET的阈值电压。
　　本文将高k+低k介质栅结构应用到FDSOI MOSFET，用SiO2层作为低k介质。由于SOI MOSFET结构复杂，它的漏极电场、源极电场、前栅与背栅电场互相耦合，直接影响栅表面势，传统的一维模型计算精度低，而数值解法过程复杂，计算开销过大，因此一般通过解二维泊松方程和拉普拉斯方程建立它的阈值电压模型。文章考虑了实际器件的叠栅和不同性质的物理材料，引入了等效矩形源，将SOI MOSFET等效为四个矩形源，确立了四个区域的边界条件和相互之间的衔接条件，并用分离变量法得到了四个区域关于电势的解析表达式。解析表达式中含有待定系数，利用特征函数展开衔接条件，得到待定系数的解，将得到的解代入各区域电势的解析表达式中，从而得到四个区域的电势分布。在此基础上，用二分法和迭代法求解超越方程的零点，从而求得阈值电压的值。
　　本文还讨论了高k+SiO2栅FDSOI MOSFET的阈值电压和DIBL(Drain Induced Barrier Lowing)特性，通过改变不同的物理参数，对比了模型计算结果与Silvaco模拟仿真，对比图表明，模型计算结果误差很小，以此验证了模型计算的准确性。文章还分析了FIBL效应形成的机理，提出了它的边界条件，更准确地描述了FIBL效应机制。通过改变不同的介电常数和栅的物理层厚度发现，高k介质的介电常数导致器件的退化，与栅的物理层厚度关系不大，高k+SiO2栅也能较好地克服FIBL效应对器件性能的不良影响。

目录

声明

摘要

第1章 绪论

1．1 传统MOSFET的问题

1．2 SOI简介

1．2．1 SOI的结构和特点

1．2．2 SOI的分类

1．3 FDSOI的发展及现状

1．4 本文工作

第2章 MOS器件建模方法

2．1 数值方法

2．2 解析计算方法

2．3 半解析法

第3章 基于半解析法的二维FDSOI MOSFET模型建模

3．1 高K介质简介

3．2 高K+SiO2 FDSOI MOSFET的模型建立

3．3 FD SOI MOSFET模型边界条件的确立

3．4 边界条件简化及求解

3．5 待定系数方程组求解

3．6 阈值电压模型

3．7 本章小结

第4章 高k+SiO2栅FDSOI MOSFET阈值电压和DIBL效应计算与分析

4．1 高k栅FDSOI MOSFET阂值电压的计算与分析

4．2 高k介电常数对阈值电压的影响

4．3 高k栅FDSOI MOSFET边缘电容对栅电容和阈值电压的影响

4．3．1 平行板电容器边缘电容的计算

4．3．2 等电容设计规则的栅电容计算公式

4．4 DIBL效应与介电常数的关系

4．5 本章小结

第5章 总结与展望

5．1 总结

5．2 展望

参考文献

致谢

攻读硕士学位期间的研究成果