首页> 中文会议>第十二届全国半导体集成电路硅材料学术会议 >-5V背栅偏压下薄膜全耗尽SOI PMOSFET导电机理的理论分析

-5V背栅偏压下薄膜全耗尽SOI PMOSFET导电机理的理论分析

摘要

我们由TF FD AM SOI PMOSFET的栅下硅膜物理状态随外加偏压的变化出发,对其在-5V背栅偏压下的导电机理进行了比较深入的探讨,导出了各种条件下漏源电流的解析表达式,为今后的高温SOICMOS数字电路的实验研究奠定了一定的理论基础.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号