Inter-university Semiconductor Research Center (ISRC) and Department of Electrical and Computer Engineering Seoul National University Seoul 08826 Republic of Korea;
Inter-university Semiconductor Research Center (ISRC) and Department of Electrical and C;
Electron traps; Threshold voltage; Tunneling; Mathematical model; Integrated circuit modeling; Semiconductor device modeling; MOSFET;
机译:基于氮化物基电荷陷阱闪存中基于光学衬底电流提取平带电压的横向陷获电荷分析
机译:使用ALD生长的高K ZrO_2作为电荷俘获层的TANOS电荷俘获闪存单元的堆叠工程
机译:电荷陷阱层电导率控制对使用IGZO通道和ZnO电荷陷阱层的顶栅存储薄膜晶体管的器件性能的影响
机译:氮化物阱层特性对充电陷阱闪存中电荷质心位置的影响
机译:高k电介质的电荷陷阱闪存。
机译:Nb2O5和Ti掺杂Nb2O5电荷陷阱纳米层在闪存中的应用
机译:电荷陷阱3D NAND闪存中过渡层缺陷引起的电荷损失