首页> 中国专利> 改善SiGe CMOS工艺中PMOS器件的电学性能的方法

改善SiGe CMOS工艺中PMOS器件的电学性能的方法

摘要

一种改善SiGe CMOS工艺中PMOS器件的电学性能的方法,包括:在衬底中形成浅沟槽隔离;对衬底进行阱注入以在衬底中形成N型阱或P型阱;在衬底上制作栅极氧化层,并在栅极氧化层上淀积栅极多晶硅,并进行栅极多晶硅的光刻,从而形成栅极结构;通过原子淀积生成的二氧化硅保护层;对衬底进行I/O轻掺杂注入以形成I/O器件漏轻掺杂结构;制作用于PMOS的第一栅极侧墙;进行PMOS轻掺杂注入以形成PMOS器件漏轻掺杂结构;执行SMT预处理并随后执行锗硅外延生长工艺;制作第二栅极侧墙;对硅进行NMOS轻掺杂注入以形成NMOS器件漏轻掺杂结构;进行源漏注入并进行热处理形成源漏极。

著录项

  • 公开/公告号CN104392960B

    专利类型发明专利

  • 公开/公告日2017-04-05

    原文格式PDF

  • 申请/专利权人 上海华力微电子有限公司;

    申请/专利号CN201410697473.1

  • 发明设计人 周建华;

    申请日2014-11-26

  • 分类号

  • 代理机构上海思微知识产权代理事务所(普通合伙);

  • 代理人王宏婧

  • 地址 201203 上海市浦东新区张江开发区高斯路568号

  • 入库时间 2022-08-23 09:54:22

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2017-04-05

    授权

    授权

  • 2015-04-01

    实质审查的生效 IPC(主分类):H01L 21/8238 申请日:20141126

    实质审查的生效

  • 2015-03-04

    公开

    公开

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号