公开/公告号CN110660649A
专利类型发明专利
公开/公告日2020-01-07
原文格式PDF
申请/专利权人 南京国盛电子有限公司;
申请/专利号CN201911196733.6
发明设计人 马梦杰;
申请日2019-11-29
分类号
代理机构南京苏高专利商标事务所(普通合伙);
代理人吴海燕
地址 210000 江苏省南京市江宁区正方中路166号
入库时间 2023-12-17 06:26:01
法律状态公告日
法律状态信息
法律状态
2020-05-08
著录事项变更 IPC(主分类):H01L21/02 变更前: 变更后: 申请日:20191129
著录事项变更
2020-05-01
授权
授权
2020-02-04
实质审查的生效 IPC(主分类):H01L21/02 申请日:20191129
实质审查的生效
2020-01-07
公开
公开
技术领域
本发明涉及外延片的制造方法,尤其涉及一种8英寸VDMOS功率管用硅外延片的制造方法。
背景技术
MOSFET功率管是一种电压控制型单极晶体管,通过栅极电压来控制漏极电流。采用超大规模集成电路的精细加工技术,用N/N+外延结构,因此对外延片有特殊的要求和标准。
8英寸VDMOS功率管用外延片因其表面积是6英寸外延片的1.78倍,对表面电阻率的均匀性、电阻率的纵向分布有更高的要求。VDMOS功率管用外延片材料要求表面平区电阻率的均匀性≤6%,过渡区小于1μm。由于自掺杂的影响,在N+衬底上生长电阻率高且均匀性好的外延层难度较高,其外延片中心电阻率高、边缘电阻率低,过渡区中心小、边缘大。制成器件时其击穿电压BV是中间大、边缘小,导通电阻Rdson也面临同样的问题,这不仅减小了外延片参数控制的范围,且增加了参数的控制难度,也造成器件成品率的下降。
目前已经具有成熟的6英寸外延片生长工艺,但是在从6英寸外延片到8英寸VDMOS功率管用外延片制造方法的过程中,制造电阻率均一的8英寸外延片一直是8英寸外延片制造过程中的难题。
发明内容
发明目的:针对以上问题,本发明提出一种8英寸VDMOS功率管用硅外延片的制造方法,解决8英寸VDMOS功率管用外延片外延层电阻率不均一的问题。
技术方案:为实现本发明的目的,本发明所采用的技术方案是:一种8英寸VDMOS功率管用硅外延片的制造方法,包括步骤:
(1)选用掺As衬底,衬底电阻率≤0.004Ω.cm;
(2)进行第一外延层的生长,在衬底表面用生长温度为1040~1080℃,生长速率为≤1.5μm/min生长第一外延层,在第一层外延层生长完成后用氢气吹扫腔体;
(3)进行第二外延层的生长,在第一外延层表面用生长温度为1040~1060℃,生长速率为2~3μm/min生长第二外延层。
进一步地,所述步骤(1)中,衬底背面选用二氧化硅+多晶硅背封;背封层去边宽度为0.4~0.9mm。
进一步地,所述步骤(1)中,衬底倒角抛光处理。
进一步地,在进行步骤(2)的外延之前,先对衬底进行烘烤处理。
进一步地,烘烤温度为1090~1130℃,烘烤时间>5min。
进一步地,烘烤温度比第一外延层生长温度高50℃。
进一步地,所述步骤(2)中,生长速率为1-1.5μm/min。
进一步地,所述步骤(2)中,所述氢气吹扫的氢气流量为180~240slm,吹扫时间为>2min。
进一步地,所述步骤(2)中,氢气流量为200~220slm。
有益效果:本发明的VDMOS功率管用外延片的制造方法,解决了其在后的器件高温工艺中阻挡衬底的杂质向外延层扩散,最大限度的减小固-固扩散的影响,以减少过度区宽度,既保证器件的击穿电压的均匀性,又兼顾器件的导通电阻。
本发明方法采用生长的外延层杂质分布比常规的外延工艺有显著改善,大大提高器件的电性能和成品率。
本发明有效提高了外延层电阻率均匀性,减小了边缘与中心区域过渡区的偏差,提高了管芯的良率。
附图说明
图1是外延层浓度分布示意图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
本发明所述的8英寸VDMOS功率管用硅外延片的制造方法,包括以下步骤:
(1)选用掺As衬底,电阻率≤0.004Ω.cm;衬底背面选用二氧化硅(LTO)+多晶硅(Poly)背封;背封层去边宽度为0.4~0.9mm。
衬底倒角抛光处理,减少背面晶点,改善局部平整度。
外延前先对衬底进行高温烘烤一段时间,减小外延生长时的自掺杂,外延前烘烤温度为1090~1130℃,烘烤时间>5min。
(2)进行第一外延层的生长,在高浓度衬底表面用生长温度为1040~1080℃,生长速率为≤1.5μm/min生长第一外延层,在第一层外延层生长完成后用氢气吹扫腔体。优选生长速率为1-1.5μm/min。
氢气吹扫的氢气流量为180~240slm,吹扫时间为>2min。优选氢气流量为200~220slm。反应时采用大流量氢气,可以减小外延时的自掺杂,并提高外延层的一致性。
烘烤温度比第一外延层生长温度高50℃。当烘烤温度比第一外延层的生长温度高于50℃,生长的外延层电阻率均一性更好。
在高浓度衬底表面用较低的生长温度、较低的生长速率生长一层纯度外延层,控制其生长温度、生长速率和外延时间,对衬底表面和边缘进行有效包封。
(3)进行第二外延层的生长,生长温度为1040~1060℃,生长速率为2~3μm/min,生长外延层,用较低的生长温度、合适的生长速率生长一层电阻率和厚度符合器件要求的外延层。
针对电阻率的均匀性直接影响VDMOS功率管的击穿电压,过渡区的大小直接影响VDMOS功率管的导通电阻的问题,本发明通过对衬底、背封及生长条件的选择,解决8英寸VDMOS功率管用外延片生长的外延层电阻率不均一的问题。通过对外延制造工艺的选择,选用国产衬底片,制造的外延片主要技术参数也可以达到国际领先水平。
利用设备生长8英寸VDMOS功率管用硅外延片:(1)选用掺As衬底,电阻率≤0.004Ω.cm;背面选用二氧化硅+多晶硅背封;背封层去边宽度0.4~0.9mm;衬底倒角抛光处理;外延前烘烤,烘烤温度为1090~1130℃,烘烤时间>5min;控制烘烤温度比步骤(2)第一外延层的生长温度高50℃;(2)第一外延层的生长,在高浓度的衬底表面用生长温度为1040~1080℃,生长速率为≤1.5μm/min生长外延层,用氢气吹扫,氢气流量180~240slm,吹扫时间为>2min;(3)第二外延层的生长,生长温度在1040~1060℃,生长速率为2~3μm/min,生长外延层。
对制造完成的外延片测定电阻率,结果见表1,本实施例中9点距边5mm的电阻率均匀性为2.21%,9点距边3mm电阻率均匀性为3.82%。
表1
从表1可以看出,本发明制造的8英寸VDMOS功率管用硅外延片电阻率均一性良好,从图1可以看出,外延层电阻率分布均一,中心区域与边缘区域过渡区偏差小,既保证器件的击穿电压的均匀性,又兼顾器件的导通电阻。本发明依据自掺杂的产生机理及抑制方法和固体扩散的理论的开发硅外延新技术,采用本发明方法生长的外延层杂质分布比常规的外延工艺有显著改善,也可大大提高器件的电性能和成品率。
机译: 硅外延片的制造方法,硅外延片和固态成像装置的制造方法
机译: 制造硅外延片的方法及硅外延片
机译: 硅外延片的制造方法及气相生长装置