机译:通过牺牲选择性外延提高源/漏极的性能,以实现高性能深亚微米CMOS:工艺窗口与复杂性
机译:源/漏掺杂分布的升高对深亚微米MOSFET性能和可靠性的影响
机译:深亚微米全耗尽SOI CMOS晶体管的阈值电压模型,包括源/漏边缘场对掩埋氧化物的影响
机译:使用选择性无电极CoWP或CoB工艺减少高性能UTSOI CMOS器件中源/漏级数和接触电阻的新颖方法
机译:使用选择性硅外延的升高源/漏极MOSFET的0.18μmCMOS技术
机译:将选择性硅外延与薄的侧壁隔离层集成在一起,用于亚微米级的高源/漏MOSFET。
机译:在深亚微米工艺中制造的质子辐照CMOS传感器中的电离与位移损伤效应