...
机译:使用选择性无电极CoWP或CoB工艺减少高性能UTSOI CMOS器件中源/漏级数和接触电阻的新颖方法
CMOS; CoB; CoWP; electrodeless (E-less); fully depleted silicon-on-insulator (FDSOI); raised source/drain (RSD); selective metal deposition; ultrathin silicon-on-insulator (UTSOI);
机译:降低Si / sub 1-x / Ge / sub x / source / drain的源/漏串联电阻及其对PMOS晶体管器件性能的影响
机译:具有低源/漏串联电阻的高电流可驱动性FD-SOI CMOS
机译:具有低源/漏串联电阻的高电流可驱动性FD-SOI CMOS
机译:使用20nm栅极长度的45nm节点UTSOI晶体管的自对准COMOS器件在高性能CMOS器件中降低高性能CMOS器件源/漏极串联电阻的新方法
机译:低电阻率的锗硅化物接触层形成了用于纳米级CMOS的磷掺杂的硅锗合金源/漏结。
机译:接触塞沉积条件对多级CMOS逻辑互连器件中结漏电流和接触电阻的影响
机译:1超低CmOs信息处理器件基准性能的抗电阻方法
机译:接触电阻以及材料和工艺变量对开关装置中接触电阻和接触可靠性的影响