机译:完全耗尽的SOI CMOS SRAM单元的SEU灵敏度的SPICE分析
机译:一个工作频率低至0.57 V的512kb 8T SRAM宏,带有一个交流耦合的灵敏放大器和45 nm SOI CMOS嵌入式数据保持电压传感器
机译:通过3D TCAD仿真研究了基于无结单栅极SOI MOSFET的6T SRAM单元的SEU灵敏度
机译:寄生BJT效应的耦合TCAD-SPICE模拟SOI CMOS SRAM SEU
机译:利用高性能横向BJT在薄膜SOI上实现完全互补的BiCMOS。
机译:采用纯CMOS逻辑工艺的具有自抑制电阻切换负载的RRAM集成4T SRAM
机译:通过3D TCAD仿真研究了基于连接的单栅SOI MOSFET的连接型单栅SOI MOSFET的SEU敏感性
机译:CmOs sRam单元中sEU的瞬态二维模拟