...
机译:一个工作频率低至0.57 V的512kb 8T SRAM宏,带有一个交流耦合的灵敏放大器和45 nm SOI CMOS嵌入式数据保持电压传感器
Microsystems Technology Laboratories, Massachusetts Institute of Technology, Cambridge, MA, USA;
CMOS memory circuits; Cache memories; SRAM chips; leakage currents; low-power electronics; offset compensation; process variation; random-access storage; sense-amplifier; voltage scaling;
机译:5.6 Mb / mm 2 1R1W 8T SRAM阵列,工作在低至560 mV的条件下,利用小信号感应,电荷共享位线和非对称感应放大器采用14 nm FinFET CMOS技术
机译:具有8T软错误的稳健32kb宏,65nm CMOS SRAM单元
机译:在标称电压下工作的45nm和28nm大容量基于CMOS SRAM的FPGA中电子引起的单事件翻转
机译:一个512kb 8T SRAM宏,工作电压低至0.57V,带有一个交流耦合的感应放大器和45nm SOI CMOS嵌入式数据保持电压传感器
机译:在16NM技术中使用FinFET和CMOS的8T SRAM单元的设计与性能评估
机译:用于亚微米像素的45 nm堆叠式CMOS图像传感器处理技术
机译:具有自适应VVss控制的高性能低VmIN 55nm 512Kb无干扰8T sRam