Texas A&M University - Kingsville.;
机译:5.6 Mb / mm 2 1R1W 8T SRAM阵列,工作在低至560 mV的条件下,利用小信号感应,电荷共享位线和非对称感应放大器采用14 nm FinFET CMOS技术
机译:在180 Nm Cmos技术中8t SRAM电池的性能分析
机译:8T FinFET SRAM单元的全V-DD和近阈值性能
机译:16NM 6T和8T CMOS SRAM单元的坚固性可抵抗工艺变化和老化影响
机译:采用7NM FinFET技术的SRAM单元的漏电攻击恢复设计
机译:具有嵌入式校准方案的动态pH传感器采用先进的CMOS FinFET技术
机译:使用FinFET和CMOS逻辑的双端口8T SRAM单元进行泄漏减少和增强的读写稳定性