electrostatic discharge; MOSFET; CMOS integrated circuits; protection; integrated circuit reliability; integrated circuit design; nanoelectronics; doping profiles; ion implantation; technology scaling effects; ESD design; CMOS transistors; nMOS triggerin;
机译:100 nm以下CMOS晶体管技术的纳米探针故障分析
机译:100 nm以下技术节点中规模化CMOS运算放大器的直流增益分析:基于沟道长度调制效应的研究
机译:采用45 nm体CMOS技术的栅极硅化ESD NMOSFET的设计优化
机译:在10nm CMOS晶体管中对ESD设计参数的技术缩放效应
机译:亚事件100 nm以下CMOS技术中单事件感应电荷共享的影响。
机译:用于汽车压力和温度复合传感器的信号调理IC中采用180 Nm CMOS技术的低功耗小面积符合AEC-Q100标准的SENT发送器的设计
机译:具有嵌入式sCR结构的亚130nm CmOs技术中I / O单元的EsD保护设计
机译:批量CmOs VLsI技术研究。第1部分:可扩展CmOs设计规则。第2部分pLa(可编程逻辑阵列)设计的CmOs方法