机译:低压薄氧化物CMOS技术中带有耐压电源轨ESD钳位电路的混合电压I / O接口的ESD保护设计概述
机译:纳米CMOS技术中具有嵌入式SCR结构作为电源轨ESD钳位设备的I / O单元的ESD保护设计
机译:FD-SOI UTBB CMOS技术中用于ESD保护的BIMOS晶体管解决方案
机译:在10nm CMOS晶体管中对ESD设计参数的技术缩放效应
机译:在标准CMOS技术中实现垂直双极晶体管,用于设计低成本BICMOS集成电路
机译:设计属性对大规模评估中参数估计的影响
机译:晶体管老化对纳米级CMOS技术中电平转换器可靠性的影响
机译:批量CmOs VLsI技术研究。第1部分:可扩展CmOs设计规则。第2部分pLa(可编程逻辑阵列)设计的CmOs方法