数字射频存储

摘要： 传统的间隔转发式干扰和多假目标叠加式干扰延时组数多、功率利用率低,当前数字射频存储干扰技术不断发展成熟,在针对线性调频无线电探测器中得到了广泛应用。本文提出一种基于数字射频存储的混沌码调相复合干扰技术,对单次延时的干扰信号进行混沌码调相,在保证欺骗干扰有效性的同时扩宽干扰信号频谱。理论分析和仿真结果表明:混沌码调相自适应复合干扰方法能够有效展宽干扰信号频谱,提高功率利用率和干扰成功率,从而实现小延时组数和高功率利用率。

摘要： 针对基于数字射频存储(digital radio frequency memory, DRFM)的相关压制干扰技术和基于回波模拟的二维面目标合成孔径雷达(synthetic aperture radar, SAR)干扰技术开展研究,这两种干扰技术都采用与雷达辐射信号高度相关的干扰信号样式,具有干扰效率高的优点,被SAR干扰设备广泛采用。首先,讨论了SAR雷达点目标和面目标的回波数据模型。然后,分别讨论了DRFM压制干扰技术和面目标欺骗干扰技术的原理。最后,利用Matlab对DRFM压制干扰技术和面目标干扰技术进行了仿真,同时与传统的噪声压制干扰技术一起,对比分析了干扰的效果,给出了干扰技术的应用建议。仿真结果表明,面目标干扰对SAR成像局部干扰更加有效,DRFM压制干扰技术适用于大带宽高分辨SAR成像,面目标干扰更加广泛应用于SAR欺骗干扰。

摘要： 本文提出了对预警雷达空时自适应处理干扰方法,该方法以数字射频存储为实现途径,通过在预警雷达回波上叠加预先设置好的非均匀杂波环境参数,对转发信号的幅度、相位以及多普勒频率进行综合干扰调制,实现保护区域内干扰回波对STAP处理协方差矩阵的污染,从而降低STAP处理目标检测能力,基于实际某预警雷达数据的处理结果验证了本文方法的有效性。

摘要： 雷达技术的发展,抗干扰能力不断提升,迫使干扰方法不断更新,其中数字射频存储(DRFM)技术发挥着重要作用.介绍了DRFM的工作原理、发展现状以及军事领域的主要应用.结合雷达技术以及抗干扰技术的发展,重点对DRFM的发展趋势进行了研究,为进一步发展DRFM提供基础.

摘要： 为提高复合调制无线电引信的抗数字射频存储(DRFM)干扰性能,设计去周期的混沌码与线性调频复合调制无线电引信发射波形,并提出基于相关旁瓣平均的复合调制无线电引信抗干扰方法.针对DRFM干扰特点,复合调制引信发射信号不同调频周期采用不同初值的混沌码调相,实现发射信号波形去周期化设计;在信号处理模块,采用相关旁瓣累计平均方法获得引信输出的统计特征,进一步抑制DRFM干扰对引信的影响.理论分析和仿真结果表明:基于相关旁瓣平均的混沌码与线性调频复合调制引信抗干扰方法能够显著抑制引信相关旁瓣,提高无线电引信的抗DRFM干扰性能.

摘要： 首先分析了噪声干扰以及基于下降沿触发式的相参干扰在对抗雷达射频掩护中的不足,着重在干扰反应时间及频率捷变信号适应性等方面展开研究,指出了基于下降沿触发式的相参干扰反应时间长、易被操作手识别,且无法适应频率捷变信号等缺陷.为此,提出了基于脉冲簇识别的干扰方法,分析了该方法在对抗雷达射频掩护中的优势,并进行了仿真,验证了其有效性.

摘要： 针对宽带雷达性能验证和鉴定评估问题,提供了一种基于数字射频存储技术(DRFM)的多功能宽带雷达目标与干扰信号模拟器设计方法.该设计能够根据目标模型特征以及运动特性模拟产生雷达测试所需的目标回波信号,也可产生多种类型雷达干扰信号和噪声信号,用于雷达测试电磁信号环境构建,为宽带雷达功能和性能测试提供基准.可有效提高测试效率,实现测试的可重复性、遍历性和准确性,保证雷达性能测试的规范化,可有力支撑雷达装备试验验证及鉴定评估,具有较好的推广应用价值.

摘要： 目的:提高数字射频存储器(DRFM)干扰机的瞬时带宽、处理能力和灵活性等性能。方法:结合DRFM原理与信道化接收技术,提出了高性能宽带DRFM干扰机信号处理模块的设计方案,并据此采用先进的信号处理器件和高性能ADC、DAC设计硬件平台,完成相应的软件设计。结果:对硬件平台的性能参数进行测试,实验表明其瞬时带宽可达4 GHz,信号最大存储深度约为200 ms,最小转发延迟约为600 ns。结论:该原型机可实现对新体制雷达的有效干扰。

摘要： 目的:提高数字射频存储器(DRFM)干扰机的瞬时带宽、处理能力和灵活性等性能.方法:结合DRFM原理与信道化接收技术,提出了高性能宽带DRFM干扰机信号处理模块的设计方案,并据此采用先进的信号处理器件和高性能ADC、DAC设计硬件平台,完成相应的软件设计.结果:对硬件平台的性能参数进行测试,实验表明其瞬时带宽可达4 GHz,信号最大存储深度约为200 ms,最小转发延迟约为600 ns.结论:该原型机可实现对新体制雷达的有效干扰.

摘要： 为提升信息化战争中对敌方雷达的干扰效率,提出了一种基于数字射频存储技术的间歇采样延时叠加干扰实现方法.基于该方法设计了雷达干扰信号生成系统,利用现场可编程门阵列中丰富的知识产权(IP)核资源,提取雷达信号参数信息、制定干扰策略,以间歇采样延时叠加的方式生成干扰信号.经试验验证,该方法能够高效、精准地干扰目标雷达.

摘要： 针对对称三角连续波调频引信回波模拟设备无法满足回波信号与发射信号的相参性与相关性以及精确距离、功率及速度模拟的问题,提出了基于数字射频存储的引信面目标回波模拟器.该回波模拟器采用射频直采技术对引信发射信号经频谱下搬移的射频信号进行采样,由高速数字信号处理器实现对采样信号的精确时延,并采用多个散射点独立进行多普勒频率调制、幅度及相位调制,结合多散射点合路的处理方式,实现引信面目标回波模拟.仿真及实验室测试表明:该模拟器能够精确进行回波距离、速度、功率模拟,且具有与所截获引信发射信号相参、相关且“高保真”的回波特性.

摘要： 数字射频存储(Digital Radio Frequency Memory,DRFM)欺骗式干扰的发展越来越成熟,然而,相应的抗干扰技术效果尚显不足.本文基于脉冲分集理论提出了一种抗数字存储欺骗式干扰的方法,首先利用不同的随机数对发射信号脉冲包络进行编码调制;接收处理时,根据编码规则,通过判断回波与发射信号携带的随机数是否相同,从而识别真假回波,进一步进行抗干扰处理,最终达到抑制干扰的目的.仿真结果并与典型的调频率捷变的方法进行比较.仿真结果表明,新算法的抗干扰性能较典型的调频率捷变的算法有明显提升。

摘要： 针对宽带数字射频存储(DRFM)组件中的高速ADC(模数转换器)接口模块,提出了一种基于FPGA片同步(CHIPSYNC)技术的高速数字接口电路设计方案.首先简要介绍了3GHz高速数据采集系统原理框图和高速ADC芯片EV8AQ160技术特点,然后重点叙述了基于FPGA片同步技术的高速ADC接口电路的详细设计方案,最后给出了硬件调试及实验结果.实验结果表明,通过采用XILINX公司的片同步技术,该接口方案可实现采样率高达3GHz的信号采集和存储,高速ADC输出数据能够可靠的锁存到FPGA内部.这种方案已成功应用到某宽带雷达回波模拟系统的DRFM组件设计中.

摘要： 介绍了一种双通道并行8bit高速A/D转换器ATg4AD001B的性能特点。该器件具有多种模拟输入和时钟输入方式可以灵活的实现多种模式的数据取样。详细描述了AT84AD001B在并行交错取样模式下的工作原理，并介绍了其在数字射频存储中的应用，给出了设计方案和系统框图。

摘要： 以宽带微波技术和先进信号处理技术为基础的逆合成孔径雷达(ISAR)是一种典型的高分辨的雷达，它能够对观测目标进行全天候、全天时、远距离的成像，具有很强的抗干扰能力。基于数字图像合成(DIS)的假目标欺骗是对ISAR的一种有效可行的干扰方法。本文分析研究了DIS的原理，并以锥形目标模型为基础，通过数字射频存储(DRFM)技术构造假目标回波实现了一维干扰，通过半实物仿真对干扰效果进行了验证。

摘要： 该文概述了雷达目标模拟的基本原理，分析了相位噪声对相干目标模拟的影响，讨论了实现相干目标模拟的两种关键技术；数字射频存储法和射频光纤延时法，最后给出了一种适用于雷达对抗试验的可行方案。

摘要： 目标回波模拟器是某型雷达导引头测试系统的重要组成部分,其性能指标直接关系到整个系统的最终性能参数,提出了一种能够适应Ka、Ku双波段的复合目标回波模拟器,极大地降低了整个测试系统的研制成本,该模拟器采用了先进的数字储频技术(DRFM),提高了系统的精度和稳定性,使用结果表明,该模拟器能够满足测试系统整体的功能需求.

摘要： 目标回波模拟器是某型雷达导引头测试系统的重要组成部分,其性能指标直接关系到整个系统的最终性能参数,提出了一种能够适应Ka、Ku双波段的复合目标回波模拟器,极大地降低了整个测试系统的研制成本,该模拟器采用了先进的数字储频技术(DRFM),提高了系统的精度和稳定性,使用结果表明,该模拟器能够满足测试系统整体的功能需求.

摘要： 目标回波模拟器是某型雷达导引头测试系统的重要组成部分,其性能指标直接关系到整个系统的最终性能参数,提出了一种能够适应Ka、Ku双波段的复合目标回波模拟器,极大地降低了整个测试系统的研制成本,该模拟器采用了先进的数字储频技术(DRFM),提高了系统的精度和稳定性,使用结果表明,该模拟器能够满足测试系统整体的功能需求.

摘要： 目标回波模拟器是某型雷达导引头测试系统的重要组成部分,其性能指标直接关系到整个系统的最终性能参数,提出了一种能够适应Ka、Ku双波段的复合目标回波模拟器,极大地降低了整个测试系统的研制成本,该模拟器采用了先进的数字储频技术(DRFM),提高了系统的精度和稳定性,使用结果表明,该模拟器能够满足测试系统整体的功能需求.

摘要： 本发明公开一种数字信道化射频存储系统。射频存储系统的数字信道化储频模块可对输入信号进行频域分离后再存储，不仅能够避免传统方法存储叠加信号而对输出信号形成干扰的问题，而且可有效避免传统频率引导方法存在多个同时到达信号时频率测量容易受到干扰的问题。数字信道化储频模块的引入能够支持多个同时到达信号的采集和存储，从而提高测频精度，实现了精确频率引导的技术效果，能够用于对抗相参雷达。同时，本发明设置的高速、多位A/D变换器，工作频率进入微波频段后，可以直接在中频或射频频段采集、重构信号，并且保持原始信号的相位等细微信息特征，从而保证输出信号具有很好的相参性，并能够实现很高的射频存储精度、长信号存储时间。

摘要： 本发明提供一种基于数字射频存储的雷达回波延迟相参模拟方法，具体过程为：步骤一，模拟器对雷达发射信号脉冲进行包络提取；在N

摘要： 本申请提供一种数字射频存储干扰的对抗方法及装置、电子设备、计算机可读存储介质，方法包括：基于多元位置相移键控技术为相邻的两个脉冲信号添加数字水印；将两个脉冲信号对应目标回波进行对消，获得剩余回波；依据所述数字水印中指定相位跳变量，从所述剩余回波中确定实际回波信号。本申请实施例，通过主动向脉冲信号添加数字水印，可有效规避数据射频存储技术产生的干扰信号。

摘要： 本发明公开了2GHz带宽数字射频存储器及存储方法。存储器包括：宽带模拟/数字转换器ADC、射频处理现场可编程门阵列FPGA及存储池，所述射频处理FPGA包括：串/并转换单元，所述宽带模拟/数字转换器ADC与所述串/并转换单元的输入连接，所述串/并转换单元的输出与所述存储池连接。本发明的2GHz带宽数字射频存储器及存储方法主要用于雷达射频仿真技术领域，具有高速数据采集、回放能力，可以灵活实现数据采集、存储、传输和回放等功能，并且能够解决现在DRFM系统带宽不够的问题，提高射频信号存储的能力和速度。

摘要： 一种基于数字射频存储的多功能雷达干扰信号产生方法，属于雷达技术领域。本发明是为了解决雷达系统测试中面临的复杂电磁环境条件下准确判别真假目标的问题。本发明通过分析数字射频存储技术的原理及其实现方法，提出了一种基于数字射频存储的脉冲雷达干扰信号的产生方法，此方法产生的干扰信号具有距离连续可变、速度可控、角度可任意调整等特性，并能在雷达回波信号中叠加多种噪声信号以模拟复杂电磁环境，具有很强的通用性和扩展性。运用数字射频存储技术对接收到的雷达信号进行采样存储，根据所需的叠加距离、速度和角度、以及噪声信号，经延时设置后再还原成高频信号输出，以供雷达系统测试时模拟目标信号使用。

摘要： 本发明提供一种数字射频存储硬件平台，该数字射频存储硬件平台包括：AD采集模块用于模数转换；DA回放模块用于将数模转换；EMMC存储模块具有EMMC非易失性存储阵列；DDR3缓存模块用于进行数据缓存；AD采集模块、DA回放模块、EMMC存储模块以及DDR3缓存模块均与FPGA信号处理模块电连接，FPGA信号处理模块设置为控制AD采集模块采集输入模拟信号，并将数字信号存储于EMMC存储模块或者DDR3缓存模块中，以及控制DA回放模块回放输出模拟信号；控制器与FPGA信号处理模块电连接，控制器用于进行程序配置管理以及与外接设备通信。本发明提供的数字射频存储硬件平台能够提高数据存储和处理的效率。

摘要： 本发明提出了一种基于数字射频存储DRFM的多级调制干扰系统及方法，实现步骤为：侦察接收模块接收射频信号；数字信号处理与控制模块向DRFM发送信号处理指令；DRFM中每一组密集假目标产生模块所包含的移频转发调制模块和时延转发调制模块分别对读取的信号进行移频转发和时延转发调制生成频移转发调制信号和时延转发调制信号，并由累加器模块进行累加；控制开关开启射频干扰信号的传输；功率合成与波束形成模块获取干扰信号并传输至发射模块发射出去。本发明在DRFM的干扰调制模块，通过级联的密集假目标产生模块，能够增加产生的干扰信号数目并且可以使干扰信号落入雷达接受系统中，提高干扰干扰信号的密集度。

摘要： 本发明提供了一种流水式数字射频存储器模块，其延迟控制逻辑单元根据设置的延迟时间参数，生成从SDRAM写数据FIFO写入到DDR3SDRAM的地址，以及从DDR3SDRAM读出到SDRAM读数据FIFO的地址，这两个地址的差值＝延迟时间÷DDR3SDRAM读写时钟周期；并控制SDRAM控制IP核分时间片读取SDRAM写数据FIFO的数据与写入SDRAM读取数据FIFO的数据；当SDRAM写数据FIFO的“写满标记”置位时，将时间片分配给读取SDRAM写数据FIFO数据的工作；当SDRAM读数据FIFO的“读空标记”置位时，将时间片分配给写入SDRAM读数据FIFO数据的工作。

摘要： 本申请公开一种数字射频存储器，包括：ADC转换器、DAC转换器、FPGA、静态随机存取存储器SRAM、时钟，以及供电电源；其中，时钟与ADC转换器、DAC转换器相连，用于提供工作时钟信号。本申请解决现有技术中的DRFM设备架构无法满足小型化低功耗的技术问题。

摘要： 本实用新型公开了一种数字射频存储器，包括ADC转换器、DAC转换器和FPGA；还包括时钟分配器和CPLD；时钟分配器与ADC转换器、DAC转换器和FPGA连接为其提供工作时钟信号；CPLD通过通讯接口与时钟分配器连接实现控制命令和数据的传输。DRFM具有与计算机兼容的能力，可以应用于需要快速响应的现代电子战系统，功能还可以进一步扩展；且具有灵活性、低成本和小型化的特点。采样时钟分配管理器代替传统的功分器和分频器减轻了原有产品的臃肿架构。