RAM

摘要： Objective:To investigate antioxidant potential of pentoxifylline on spermatozoa of small ruminants including rams and bucks.Methods:The levels of hydrogen peroxide(H2O2)production in ram and buck spermatozoa incubated with 0(control),4 and 8 mM of pentoxifylline were measured after 45-min incubation.Then,the motility parameters of ram and buck spermatozoa incubated with 0(control),1 mM of H2O2,1 mM of H2O2 plus 4 mM of pentoxifylline,and 1 mM of H2O2 plus 8 mM of pentoxifylline were analysed.H2O2 was estimated using a fluorometric assay and spermatozoa motility characteristics were analyzed using computer aided sperm analyzer.Results:Pentoxifylline significantly decreased the levels of H2O2 produced from both ram and buck spermatozoa(P<0.05),and significant lower rates of H2O2 formation were noted when 8 mM of pentoxifylline was added(P<0.05).The values of all sperm motility parameters for the two species significantly decreased after incubation with H2O2(P<0.05).In contrast,when the spermatozoa were incubated with both H2O2 and two concentrations of pentoxifylline,the motility values rose significantly compared to those incubated with H2O2 alone(P<0.05).For both ram and buck sperm samples,the rapid and static subpopulation motility parameters were the most affected categories by pentoxifylline addition compared to the medium and slow categories.Conclusions:Pentoxifylline possesses an antioxidant capacity proved by its ability of reducing H2O2 levels as well as by increasing motility values of stressed spermatozoa.Therefore,pentoxifylline could be recommended as antioxidant additive for spermatozoa of small ruminants under stress conditions.

摘要： Objective:To investigate the effect of INRA82 extender on ram semen quality preserved in cooled and frozen conditions in comparison with Tris-based extenders and to select the suitable extender for ram semen preservation.Methods:Semen samples were collected and pooled from Awassi rams(n=5)and divided into three aliquots.Each aliquot was diluted with one of the following extenders:(1)Tris-citrate glucose,(2)Triscitrate fructose,and (3)INRA-82.For liquid storage,diluted samples were kept at 5°C for 72 h.Progressive motility was measured at 0,24,48 and 72 h after cooling.Besides,viability,morphology,membrane,acrosome and DNA integrities were evaluated at 24 h post-cooling.For cryopreservation,diluted samples were cooled,equilibrated,loaded and frozen in liquid nitrogen.Thawed samples were evaluated in the same manner as cooled conditions.Results:Seminal characteristics were improved after cooling and thawing in samples diluted with INRA-82 compared to those diluted with Tris-citrate glucose or Tris-citrate fructose(P<0.05).Conclusions:Dilution of ram semen with INRA-82 improves semen parameters.Hence,INRA-82,as a stimulating diluent,can be successfully used to reserve viability and sustainability of cooled and cryopreserved ram semen.

摘要： 本文提出了一种利用FPGA实现LZW压缩算法的实现方案,描述了实现LZW算法的系统框图和控制器的控制逻辑,采用Verilog语言对核心控制单元进行模块化描述设计。在Xilinx的Artix7系列FPGA XC7A100T平台上进行仿真验证,结果表明本方案可行有效,并具有较好的移植性和可扩展性。

摘要： 本文介绍了嵌入式北斗网络时间服务器的基本功能,重点讲述了如何在该设备中添加Web网页的方法及实现过程,以及在嵌入式设备中添加此功能应该考虑的资源因素。

摘要： 为了促进同行之间的技术交流、强化继续教育,本刊特开辟的视频之窗栏目,为此提供一个极佳的交流平台。本刊视频发表要求如下:可采用AVI、MPEG和RAM等常用格式。视频文件的压缩格式需计算机常用操作系统支持。视频文件的音频和视频图像要同步。窗口尺寸要能够清晰显示图像细节,不低于352×288像素。字幕工整、清晰、易于辨认。

摘要： 阐述一种应用于GNSS接收机中,基于EMIF总线和双口RAM的数据通信方式,提高基带与定位解算模块的数据交互能力,解决传统寄存器读写过慢问题,解决单口RAM读写不能同时问题;通过多个RAM组合方式,降低FPGA读写RAM数据时间,提高了FPGA综合布线成功率;通过EDMA方式提高DSP处理多通道卫星数据的能力,降低DSP选型的成本。

摘要： 为了促进同行之间的技术交流、强化继续教育,本刊特开辟的视频之窗栏目,为此提供一个极佳的交流平台。本刊视频发表要求如下:可采用AVI、MPEG和RAM等常用格式。视频文件的压缩格式需计算机常用操作系统支持。视频文件的音频和视频图像要同步。窗口尺寸要能够清晰显示图像细节,不低于352×288像素。字幕工整、清晰、易于辨认。字幕出现时间应与配音或者内容相协调一致。

摘要： 如何衡量一款手机的性能?其实和PC并无二致,处理器+运存+闪存“性能铁三角”的概念在手机圈也已深入人心。不过,在每一代产品的演进中,人们永远都会对移动处理器投入更多的关注,而熟知RAM和ROM的人却少之又少。在今年年底,我们不仅将迎来新骁龙8 Gen 2处理器,同样也有机会享受到LPDDR5X和UFS 4.0技术带来的升级体验。所以,在此之前,不妨和我们一起来简单重温手机存储设备的发展历程,并提前了解一下两大技术将为我们带来哪些提升吧。

摘要： 为了促进同行之间的技术交流、强化继续教育,本刊特开辟的视频之窗栏目,为此提供一个极佳的交流平台。本刊视频发表要求如下:可采用AVI、MPEG和RAM等常用格式。视频文件的压缩格式需计算机常用操作系统支持。视频文件的音频和视频图像要同步。窗口尺寸要能够清晰显示图像细节,不低于352×288像素。字幕工整、清晰、易于辨认。

摘要： 针对专用DDS芯片存在功能单一等缺点,本文提出基于MATLAB和FPGA的DDS发生器的设计方案。该方案利用MATLAB强大的计算能力对信号波形相位点对应的幅值进行预先计算,调用Usart接收模块功能将MATLAB接收的数据固化到FPGA的RAM中,再通过相位在波表中查找幅值,可通过虚拟仪器ADALM2000查看输出的任意周期波形。

摘要： 线阵cCD信号的采集有很多种方式，应用的范围也非常广泛，文章只从亮点和暗点来分析CCD像素是否有光线感应来开发应用，针对CCD模块的高速，如果直接应用单片机来接收就需要进行处理达到速度方面的匹配。该系统采用两个串并转换芯片轮流进行串并转换，既实现了串并功能，又保证了在其中一个串转并芯片转换后数据往RAM中写入的同时，另一片串转并芯片正在进行数据转换，不至于导致CCD信号在向RAM中写数据的时候有数据丢失.

摘要： 线阵cCD信号的采集有很多种方式，应用的范围也非常广泛，文章只从亮点和暗点来分析CCD像素是否有光线感应来开发应用，针对CCD模块的高速，如果直接应用单片机来接收就需要进行处理达到速度方面的匹配。该系统采用两个串并转换芯片轮流进行串并转换，既实现了串并功能，又保证了在其中一个串转并芯片转换后数据往RAM中写入的同时，另一片串转并芯片正在进行数据转换，不至于导致CCD信号在向RAM中写数据的时候有数据丢失.

摘要： 线阵cCD信号的采集有很多种方式，应用的范围也非常广泛，文章只从亮点和暗点来分析CCD像素是否有光线感应来开发应用，针对CCD模块的高速，如果直接应用单片机来接收就需要进行处理达到速度方面的匹配。该系统采用两个串并转换芯片轮流进行串并转换，既实现了串并功能，又保证了在其中一个串转并芯片转换后数据往RAM中写入的同时，另一片串转并芯片正在进行数据转换，不至于导致CCD信号在向RAM中写数据的时候有数据丢失.

摘要： 线阵cCD信号的采集有很多种方式，应用的范围也非常广泛，文章只从亮点和暗点来分析CCD像素是否有光线感应来开发应用，针对CCD模块的高速，如果直接应用单片机来接收就需要进行处理达到速度方面的匹配。该系统采用两个串并转换芯片轮流进行串并转换，既实现了串并功能，又保证了在其中一个串转并芯片转换后数据往RAM中写入的同时，另一片串转并芯片正在进行数据转换，不至于导致CCD信号在向RAM中写数据的时候有数据丢失.

摘要： 线阵cCD信号的采集有很多种方式，应用的范围也非常广泛，文章只从亮点和暗点来分析CCD像素是否有光线感应来开发应用，针对CCD模块的高速，如果直接应用单片机来接收就需要进行处理达到速度方面的匹配。该系统采用两个串并转换芯片轮流进行串并转换，既实现了串并功能，又保证了在其中一个串转并芯片转换后数据往RAM中写入的同时，另一片串转并芯片正在进行数据转换，不至于导致CCD信号在向RAM中写数据的时候有数据丢失.

摘要： 设置片上RAM是高性能DSP处理器的典型结构,利用片上RAM和DMA传输机制实现数据运算与数据传输的高度并行,是发挥高性能DSP的性能优势重要应用方式。本文分析了并行处理中影响并行效果的关键因素,设计了并行化的DMA读写数据通路,并对存储器访问机制进行了优化;试验结果表明,采用本文的设计方案,在不影响CPU处理效率的前提下DMA的处理性能得到了大幅度的提高。

摘要： 设置片上RAM是高性能DSP处理器的典型结构,利用片上RAM和DMA传输机制实现数据运算与数据传输的高度并行,是发挥高性能DSP的性能优势重要应用方式。本文分析了并行处理中影响并行效果的关键因素,设计了并行化的DMA读写数据通路,并对存储器访问机制进行了优化;试验结果表明,采用本文的设计方案,在不影响CPU处理效率的前提下DMA的处理性能得到了大幅度的提高。

摘要： 设置片上RAM是高性能DSP处理器的典型结构,利用片上RAM和DMA传输机制实现数据运算与数据传输的高度并行,是发挥高性能DSP的性能优势重要应用方式。本文分析了并行处理中影响并行效果的关键因素,设计了并行化的DMA读写数据通路,并对存储器访问机制进行了优化;试验结果表明,采用本文的设计方案,在不影响CPU处理效率的前提下DMA的处理性能得到了大幅度的提高。

摘要： 设置片上RAM是高性能DSP处理器的典型结构,利用片上RAM和DMA传输机制实现数据运算与数据传输的高度并行,是发挥高性能DSP的性能优势重要应用方式。本文分析了并行处理中影响并行效果的关键因素,设计了并行化的DMA读写数据通路,并对存储器访问机制进行了优化;试验结果表明,采用本文的设计方案,在不影响CPU处理效率的前提下DMA的处理性能得到了大幅度的提高。

摘要： 设置片上RAM是高性能DSP处理器的典型结构,利用片上RAM和DMA传输机制实现数据运算与数据传输的高度并行,是发挥高性能DSP的性能优势重要应用方式。本文分析了并行处理中影响并行效果的关键因素,设计了并行化的DMA读写数据通路,并对存储器访问机制进行了优化;试验结果表明,采用本文的设计方案,在不影响CPU处理效率的前提下DMA的处理性能得到了大幅度的提高。

摘要： 本发明公开了一种Cache RAM与Retention RAM数据高速交换架构及其方法，该架构包括：Cache模块包括Cache RAM，用于对数据进行缓存；Retention RAM，用于在系统休眠时，进行数据的缓存；数据交换控制器包括第一RAM端口和第二RAM端口；第一RAM端口与Cache RAM相连，用于实现数据交换控制器与CacheRAM之间的数据传输；第二RAM端口与Retention RAM相连，用于实现数据交换控制器与Retention RAM间的数据传输。该方法包括：数据从Cache RAM换出时：数据交换控制器发起对Cache RAM进行读操作，数据依次通过第一RAM端口和第二RAM端口输入Retention RAM中；数据换入Cache RAM时：数据交换控制器发起对Retention RAM进行读操作，数据依次通过第二RAM端口和第一RAM端口输入Cache RAM中。本发明显著提高了数据传输效率，提高了系统性能用户体验。

摘要： 本发明涉及一种RAM文件系统及RAM文件系统的访问方法，该系统为在安全控制平台中创建一个独立的RAM内存文件系统RAM文件系统，且安全控制平台通过文件系统管理RAM内存；所述的文件系统创建了许多文件，根据文件存储数据的性质分类，数据性质相同的文件使用相同的内存池；创建这些文件时，所述的文件系统根据需要给每个文件分配指定大小的内存，每次创建一个文件，把内存池未使用的起始地址分配给文件的数据存储区，从而使每个文件获取到不同的内存地址。与现有技术相比，本发明具有避免了直接通过内存地址访问数据，有效地保证了内存数据不被篡改等优点。

摘要： 用于存储数据的存储器阵列、系统、和方法。该存储器阵列具有闪存阵列、被耦合至所述闪存且被配置用以接收数据的随机存取存储器阵列、存储器管理模块、和数据总线。该存储器管理模块被耦合至该随机存取存储器阵列且被耦合至该闪存阵列，该存储器管理模块被配置为将存储在该随机存取存储器阵列中的至少部分数据传送至所述闪存阵列。该数据总线被耦合至所述闪存阵列，且被配置为从该闪存阵列输出初始存储在该随机存取存储器阵列中的至少部分数据。

摘要： 本发明提供一种RAM、网络处理系统和一种RAM查表方法，通过将RAM划分为至少两个虚拟内存库，且将同一个业务表存储于其中的至少两个虚拟内存库中，并通过网络存储器的计算确定适合的虚拟内存库进行访问，在提高RAM的查表速率的同时，有效的减小了RAM的访问流量压力，也使网络转发性能得到提高。同时，还可以在RAM的虚拟内存库中存储相同的业务表，最大限度上提升RAM的查表速率，并且网络处理器可以使用哈希算法来计算虚拟内存库地址信息，不仅使计算过程更为简便，也能更为有效的找到适合的虚拟内存库，进一步提高查表效率以及网络转发性能。

摘要： 本发明公开了一种RAM自动传输控制电路及RAM领域复制控制方法，包括置于总线与若干RAM模块之间的RAM控制器，RAM控制器不占用CPU和总线，控制RAM模块之间进行领域复制；RAM控制器根据总线的设置自动开始将被复制领域复制到目标领域，领域复制完成后产生中断，并通知CPU；目标领域与被复制领域是同一RAM模块或不同RAM模块。RAM控制器包括总线从机模块、寄存器模块、传输控制模块、中断控制模块、备份专用缓存器模块和RAM时钟控制模块。本发明RAM控制器对RAM模块的领域复制处理，大大降低CPU和总线的占用时间，提高芯片运行速度。在领域复制中可实现被复制领域的防篡改，保证被复制数据的正确性。

摘要： 本发明公开了一种Cache RAM与Retention RAM数据交换控制器及实现方法，该数据交换控制器设于Cache RAM与Retention RAM之间，包括主控制状态机、数据搬运过滤判断模块、缓存模块、存储访问端口控制模块、寄存器文件、RAM端口以及接口模块。该数据交换控制器通过数据搬运过滤判断模块对预搬运的数据进行过滤，只搬运有效数据，减少了搬运次数，加速了数据交换过程，节约了系统带宽和功耗，通过RAM端口的设置，可以直接将数据从一个RAM搬运到另一个RAM中，无需特别复杂的数据包转换，高效简洁，该数据交换控制器结构简单，占用资源少，应用于系统睡眠唤醒场景时，节省传输带宽，加速上下电过程，提升了用户体验。

摘要： 本发明公开了一种Cache RAM与Retention RAM数据高速交换架构及其方法，该架构包括：Cache模块包括Cache RAM，用于对数据进行缓存；Retention RAM，用于在系统休眠时，进行数据的缓存；数据交换控制器包括第一RAM端口和第二RAM端口；第一RAM端口与Cache RAM相连，用于实现数据交换控制器与CacheRAM之间的数据传输；第二RAM端口与Retention RAM相连，用于实现数据交换控制器与Retention RAM间的数据传输。该方法包括：数据从Cache RAM换出时：数据交换控制器发起对Cache RAM进行读操作，数据依次通过第一RAM端口和第二RAM端口输入Retention RAM中；数据换入Cache RAM时：数据交换控制器发起对Retention RAM进行读操作，数据依次通过第二RAM端口和第一RAM端口输入Cache RAM中。本发明显著提高了数据传输效率，提高了系统性能用户体验。

摘要： 本发明涉及一种RAM文件系统及RAM文件系统的访问方法，该系统为在安全控制平台中创建一个独立的RAM内存文件系统RAM文件系统，且安全控制平台通过文件系统管理RAM内存；所述的文件系统创建了许多文件，根据文件存储数据的性质分类，数据性质相同的文件使用相同的内存池；创建这些文件时，所述的文件系统根据需要给每个文件分配指定大小的内存，每次创建一个文件，把内存池未使用的起始地址分配给文件的数据存储区，从而使每个文件获取到不同的内存地址。与现有技术相比，本发明具有避免了直接通过内存地址访问数据，有效地保证了内存数据不被篡改等优点。

摘要： 本发明提供一种连续读写模式下的单口RAM转伪双口RAM的实现方法，所述实现方法由一片FPGA芯片和一片单口RAM实现，所述单口RAM选用IS61WV102416BLL，所述FPGA芯片选用EP4CE15F17C8，所述FPGA芯片内设置有读驱动模块、写驱动模块、仲裁模块、读取FIFO模块和写入FIFO模块，该连续读写模式下的单口RAM转伪双口RAM的实现方法设计合理，利用一片单口RAM，通过FPGA芯片的读取FIFO模块和写入FIFO模块进行读写数据的缓存，并加入仲裁机制进行数据线和地址线的分时复用，实现伪双口RAM的目的。

摘要： 提供了具有垂直层叠结构的3D静态RAM核心单元，所述静态RAM核心单元包括六个薄膜晶体管，每个薄膜晶体管具有栅电极、源电极和漏电极。所述静态RAM核心单元包括：两个开关薄膜晶体管，每个开关薄膜晶体管连接到位线和字线并选择数据的记录和读取；以及四个数据存储薄膜晶体管，其连接到电源电压(Vdd)或接地电压(Vss)并能够记录和读取数据。所述静态RAM核心单元包括第一晶体管层、第二晶体管层以及第三晶体管层，所述第一晶体管层包括从所述六个薄膜晶体管中选择的两个薄膜晶体管，所述第二晶体管层位于所述第一晶体管层上并包括从另外的四个薄膜晶体管中选择的两个薄膜晶体管，所述第三晶体管层位于所述第二晶体管层上并包括另外的两个薄膜晶体管，其中所述第一晶体管层的一个或多个电极与所述第二晶体管层的一个或多个电极电连接，所述第二晶体管层的一个或多个电极与所述第三晶体管层的一个或多个电极电连接。因此，根据本发明的所述具有垂直层叠结构的3D静态RAM核心单元通过将相同类型的有机晶体管布置在同一平面内并使其垂直层叠而允许在制造存储元件时省去用于形成不同类型的有机晶体管的复杂图案化工艺，并且通过减小存储元件占用的面积而可以增大半导体电路的集成度。