DAC

摘要： 玛雅数码是美国传奇监听音箱品牌0cean Way大洋路的中国总代,近日他们又成功签下了美国的高级DAC解码器和ADC模数转换器品牌:JCF Audio。

摘要： 凡事强求完美,从不盲目跟风,正好是建基于英国剑桥dCS(全写为:Data Conversion Systems)成立至今一直坚守的营商方针,正当其它音响品牌积极与解码芯片生产商洽谈合作协议时,dCS早于上世纪80年代中期,就已经着手钻研拥有5bit数据处理能力,透过极为繁复的R2R电阻网络方式工作Ring DACTM切换系统,并先后落.实在900(模/数)及950(数/模)等专业数码器材身上,成功地在专业音响范畴建立了领导性地位。

摘要： Lumin新推出的重量级新品P1,体型比其他的串流播放机都要大,功能更是丰富多元。不仅是串流播放机,也是一台DAC,还是一台前级,更设置了HDMIO可以接收/传输4K影像。Lumin P1搭载了一共九组输入,数码方面设置了一组RCA数码同轴、一组BNC、一组光纤、一组AES/EBU,以及用于数码串流的USB-B、USB-A、RJ45网络、光纤网络各一组,模拟则有RCA和XLR各一组。

摘要： 基于GF 0.18 um CMOS工艺,设计并实现了ASIC芯片中的重要组成部分−阈值产生与调节电路,包括DAC模块和基于SPI慢控接口模块的控制模块。为了有效减少ASIC芯片版图面积、降低功耗,同时提高调节精度,提出通过组合高、低两个4位的DAC实现一个8位DAC的阈值调节,其中多个通道复用一个高4位DAC进行阈值粗调,每通道各自包含一个低4位DAC进行阈值细调。SPI慢控接口模块不仅实现对8位DAC输入的控制来调节触发阈值,还能够控制前放的增益和成型时间的档位。测试结果表明:DAC模块的DNL<0.10 LSB;INL<0.18 LSB;阈值粗调范围约为900 mV;阈值细调范围约为60 mV,精度误差小于7%,可满足ASIC芯片中的甄别器对阈值调节的需求。

摘要： 随着网络的高速发展,我国信息化建设的首要任务就是电子政务建设。其中,保证政务系统的高效率,高稳定性的运行是重要内容。通过访问控制技术DAC,MAC、RBAC,可以建立安全保障机制,保护网络资源不被非法使用和访问,从而确保电子政务系统中政务信息的保密性、政务流程的安全性。

摘要： 本文针对电流比较仪微差补偿装置自动化水平低,精确度易受电阻精度影响等问题,设计了一种高准确度、校准方便且自动化水平高的电流比较仪电流比例有源微差补偿装置。该装置基于单片机的12位二进制有源微差补偿装置,采用附加16位数字模拟转换器(digital to analog converter,DAC)灵活修正补偿装置二进制比例误差,可有效提高电流比较仪的准确度,并将二进制分流比例理论分辨率提升至28位,该装置采用基于数字信号处理(digital signal processing,DSP)的嵌入式数字电路实现系统的控制和算法,并通过源表法对该装置进行实验。实验结果表明,有源微差补偿装置的误差为10^(-6),相对标准差为2×10^(-7)。该研究为提高电流比较仪的自动化水平和用补偿方式解决电阻误差提供了参考。

摘要： 即日起,昌业音响正式成为日本SFORZATO(SFZ极致)的中、港、澳总代理,全面负责该品牌的销售、分销、推广、售后事务。SFORZATO简称SFZ,是日本新锐Hi-End级LAN-DAC/USB-DAC播放器品牌,以领先的数码科技技术探索性的开拓深究,将数码LAN咅乐播放领域提升到一个新的“极致”。

摘要： 随着卫星通信信息速率不断提高,高中频信号的应用越来越广泛。DAC的采样频率限制了中频信号频率的提高。B9122RH是具有抗辐照指标的双通道16位高动态数模转换芯片,采样频率可达1GSPS,具有针对直接变频传输应用进行优化的特性。本文给出了B9122RH超奈奎斯特采样频率生成宽带高中频信号的设计方法,并提出第二奈奎斯特域频谱翻转和宽带信道增益平坦度补偿解决方案。

摘要： 德国最大的Hi-End设备制造商T+A(聽佳音)公布了200系列的最新产品阵容,M 200单声道后级功率放大器DAC 200前级解码器放大器,MP 200多功能播放器,A 200立体声后级功率放大器,HA 200耳机放大器。

摘要： 本文分析了IRIG-B时间码的两种形式之间的关系,用FPGA跟踪直流B码,准点发送1KHz正弦波的200点模拟数据给DAC0800,使得DAC0800输出互补电流经过负载电阻转换为差分电压,再应用运算放大电路转换为单端对地电压,用反相加法进行过零点微调修正,最后采用变压器隔离输出。对比测试表明交流B码时间准确,有较高的实用性。

摘要： 本文设计了一种新型8位DAC，具有很好的积分非线性和微分非线性，同时具有很低的功耗。该DAC主要用于为比较器提供一个可编程的阈值，同时还可以用于微处理器，逐次逼近式ADC，数据传输等，文章描述了电路的结构，着重阐述了电路设计以及性能。

摘要： 本文设计了一种新型8位DAC，具有很好的积分非线性和微分非线性，同时具有很低的功耗。该DAC主要用于为比较器提供一个可编程的阈值，同时还可以用于微处理器，逐次逼近式ADC，数据传输等，文章描述了电路的结构，着重阐述了电路设计以及性能。

摘要： 本文设计了一种新型8位DAC，具有很好的积分非线性和微分非线性，同时具有很低的功耗。该DAC主要用于为比较器提供一个可编程的阈值，同时还可以用于微处理器，逐次逼近式ADC，数据传输等，文章描述了电路的结构，着重阐述了电路设计以及性能。

摘要： 本文对实现高速率高精度的方案进行了讨论,并对基于子区式的高速率高精度数据采集方案进行了详细的分析,重点分析了各个部分的作用以及在芯片选择时应该注意的问题.该系统可达到采样速率17.12MHz,转换位数18bit.

摘要： 本文对实现高速率高精度的方案进行了讨论,并对基于子区式的高速率高精度数据采集方案进行了详细的分析,重点分析了各个部分的作用以及在芯片选择时应该注意的问题.该系统可达到采样速率17.12MHz,转换位数18bit.

摘要： 本文对实现高速率高精度的方案进行了讨论,并对基于子区式的高速率高精度数据采集方案进行了详细的分析,重点分析了各个部分的作用以及在芯片选择时应该注意的问题.该系统可达到采样速率17.12MHz,转换位数18bit.

摘要： 随着EDA技术的大量使用,FPGA/CPLD技术得到了空前的发展,本文主要阐述VGA显示器的工作原理和用FPGA/CPLD实现显示控制的技术.

摘要： 随着EDA技术的大量使用,FPGA/CPLD技术得到了空前的发展,本文主要阐述VGA显示器的工作原理和用FPGA/CPLD实现显示控制的技术.

摘要： 随着EDA技术的大量使用,FPGA/CPLD技术得到了空前的发展,本文主要阐述VGA显示器的工作原理和用FPGA/CPLD实现显示控制的技术.

摘要： 随着EDA技术的大量使用,FPGA/CPLD技术得到了空前的发展,本文主要阐述VGA显示器的工作原理和用FPGA/CPLD实现显示控制的技术.

摘要： 本发明公开了一种改善电流舵型DAC线性度的电流源及一种DAC，包括：带有正负阻并联结构的两组电流源管(Mn1、Mn3，Mn2、Mn4)、两只共栅管(Mcas)、两组差分开关管(Msw)；所述两组电流源管由正阻部件(Mn1、Mn4)、负阻部件(Mn2、Mn3)交叉耦合并联形成；所述正阻部件、负阻部件的漏极分别与两只共栅管的源极连接；所述两只共栅管的漏极分别连接到两组差分开关管的源极。本发明极大提升DAC电流源的输出阻抗，减小非理想输出阻抗带来非线性问题的影响，可大大改善由于有限输出阻抗带来的非线性失真问题；可节省电压空间，不需要额外的放大器电路，减小整体电路的复杂度并节约功耗。

摘要： 本发明涉及一种DAC版图结构和电阻分压式DAC。一种DAC版图结构包括：电阻阵列，包括串联的第一电阻串和第二电阻串，其中，第一电阻串和第二电阻串均包括多个串联的电阻，每个电阻设有分接节点；第一开关阵列，与电阻阵列间隔设置，第一开关阵列包括至少一第一开关电路，第一开关电路至少包括多对第一级第一开关；第二开关阵列，与电阻阵列间隔设置，第二开关阵列包括至少一第二开关电路，第二开关电路至少包括多对第一级第二开关；其中，第一开关阵列和第二开关阵列关于电阻阵列对称设置，降低了第一开关阵列、所述第二开关阵列与电阻阵列之间的布线金属的寄生电阻间的较大差异，可显著提高DAC的积分非线性、微分非线性等指标。

摘要： 本发明提供了一种DAC输出信号初相位调节方法及多通道DAC同步方法，涉及DAC技术领域，所述DAC的输入端前顺序连接采样时钟和延时芯片，所述方法包括：确定所述采样时钟的采样频率和所述DAC的输出频率；确定需要DAC输出信号的初始相位值；根据所述采样频率、所述输出频率以及所述初始相位值确定所述延时芯片的第一调节值以及所述DAC的相位控制字的第二调节值；根据所述第一调节值调节所述延时芯片的延时步数，根据所述第二调节值调节DAC的相位控制字，本发明采用同时调节延时芯片步数和DAC的相位控制字的组合调节方式来调节DAC输出信号的初相位，能够避免仅采用一种方法，而导致无法同时满足最大相位调节范围和高精相位调节分辨率。

摘要： 公开了可被用于mmWave(毫米波)通信的CDAC(电容式DAC(数模转换器)单位单元和采用此类CDAC单位单元的RFDAC(射频DAC)。一个示例CDAC单位单元包括：四个电容器，所述四个电容器成对连接到所述CDAC单位单元的两个差分输出端；和四个逻辑门，其中所述四个逻辑门中的每个逻辑门被配置为接收四个不同的时钟信号中的关联时钟信号和四个不同的使能信号中的关联使能信号，并且其中所述四个逻辑门中的每个逻辑门被配置为基于该逻辑门的关联时钟信号和关联使能信号触发来自所述四个电容器中的关联电容器的关联脉冲。

摘要： 本发明公开了一种改善电流舵型DAC线性度的电流源及一种DAC，包括：带有正负阻并联结构的两组电流源管(Mn1、Mn3，Mn2、Mn4)、两只共栅管(Mcas)、两组差分开关管(Msw)；所述两组电流源管由正阻部件(Mn1、Mn4)、负阻部件(Mn2、Mn3)交叉耦合并联形成；所述正阻部件、负阻部件的漏极分别与两只共栅管的源极连接；所述两只共栅管的漏极分别连接到两组差分开关管的源极。本发明极大提升DAC电流源的输出阻抗，减小非理想输出阻抗带来非线性问题的影响，可大大改善由于有限输出阻抗带来的非线性失真问题；可节省电压空间，不需要额外的放大器电路，减小整体电路的复杂度并节约功耗。

摘要： 本公开涉及一种用于控制DAC的DAC控制逻辑。DAC控制逻辑(45)用于控制DAC(2)以用于向切换转换器(1；图4)供应目标电压VTARGET。DAC逻辑包括控制逻辑(54)，该控制逻辑被配置为响应于DAC斜降而以一系列步骤递减被供应给DAC的DAC输入代码(47)。在斜降期间对于所述步骤中的至少一些步骤，DAC控制逻辑被配置为等待直到在将DAC输入代码从当前值递减到新值之前、在切换转换器中已发生至少一个切换循环为止。

摘要： 本发明涉及一种DAC版图结构和电阻分压式DAC。一种DAC版图结构包括：电阻阵列，包括串联的第一电阻串和第二电阻串，其中，第一电阻串和第二电阻串均包括多个串联的电阻，每个电阻设有分接节点；第一开关阵列，与电阻阵列间隔设置，第一开关阵列包括至少一第一开关电路，第一开关电路至少包括多对第一级第一开关；第二开关阵列，与电阻阵列间隔设置，第二开关阵列包括至少一第二开关电路，第二开关电路至少包括多对第一级第二开关；其中，第一开关阵列和第二开关阵列关于电阻阵列对称设置，降低了第一开关阵列、所述第二开关阵列与电阻阵列之间的布线金属的寄生电阻间的较大差异，可显著提高DAC的积分非线性、微分非线性等指标。

摘要： 一种数/模转换器(DAC)包括：第一子DAC，所述第一子DAC被配置成转换数字输入数据的最高有效位(MSB)，所述第一子DAC包括第一电阻器阵列；第二子DAC，所述第二子DAC被配置成转换所述数字输入数据的至少一些最低有效位(LSB)，所述第二子DAC包括第二电阻器阵列；以及第一缩放电阻器，所述第一缩放电阻器连接于所述第一子DAC与所述第二子DAC之间，其中所述第一缩放电阻器具有基于所述第二子DAC中的电阻器的数目的电阻值。

摘要： 本发明提供了一种DAC输出信号初相位调节方法及多通道DAC同步方法，涉及DAC技术领域，所述DAC的输入端前顺序连接采样时钟和延时芯片，所述方法包括：确定所述采样时钟的采样频率和所述DAC的输出频率；确定需要DAC输出信号的初始相位值；根据所述采样频率、所述输出频率以及所述初始相位值确定所述延时芯片的第一调节值以及所述DAC的相位控制字的第二调节值；根据所述第一调节值调节所述延时芯片的延时步数，根据所述第二调节值调节DAC的相位控制字，本发明采用同时调节延时芯片步数和DAC的相位控制字的组合调节方式来调节DAC输出信号的初相位，能够避免仅采用一种方法，而导致无法同时满足最大相位调节范围和高精相位调节分辨率。

摘要： 一种数模转换器DAC以及数模转换器DAC中的第一子DAC，其中，数模转换器DAC可以包括被配置为接收数字输入信号的解码器、以及并联地耦合至解码器的第一和第二子DAC，第一和第二子DAC中的每个子DAC具有第一LSB库和第二LSB库以及耦合在第一LSB库与第二LSB库之间的MSB库。解码器可以被配置为基于数字输入信号来选择性地控制第一LSB库和第二LSB库以及MSB库。该DAC可以包括输出网络，该输出网络耦合至第一子DAC和第二子DAC并且被配置为生成与数字输入信号相关的模拟输出信号。