减少应变沟道PMOS晶体管的聚晶电极上的SiGe异常生长的形成的方法

摘要

使用在源极(460)和漏极(462)形成期间屏蔽栅极(434)以防曝光的保护材料(432)，减少在SiGe源极(460)和漏极(462)形成期间应变沟道PMOS晶体管的栅极(434)上的SiGe异常生长的形成。

说明书

技术领域

本发明涉及应变沟道PMOS晶体管，并且更具体地涉及基本上减 少应变沟道PMOS晶体管的聚晶电极上的SiGe异常生长的形成的方 法。

背景技术

MOS晶体管是众所周知的半导体器件，其包括由沟道分隔的间隔 开的源极和漏极区域，和位于沟道上方并且与沟道绝缘的栅极。MOS 晶体管能够形成为n沟道(NMOS)器件或p沟道(PMOS)器件。

图1示出现有技术PMOS晶体管100的横截面图。如在图1中所 示，PMOS晶体管100包括半导体主体110。半导体主体110进而包括 n型单晶硅衬底区域112，和接触衬底区域112的间隔开的p型单晶硅 源极区域114和漏极区域116。源极区域114和漏极区域116的每个都 包括重掺杂(p+)区域和轻掺杂(p-)区域。

半导体主体110进一步包括位于p型源极区域114和漏极区域116 之间并接触p型源极区域114和漏极区域116的衬底区域112的沟道 部分120。此外，半导体主体110包括接触衬底区域112和p型源极区 域114和漏极区域116的浅沟槽隔离(STI)区域122。

如在图1中进一步示出的，PMOS晶体管100也包括位于沟道部 分120上方的栅极绝缘区域130和位于沟道部分120上方的栅极绝缘 区域130上的聚晶硅(多晶硅)栅极132。此外，晶体管100包括横向 围绕多晶硅栅极132的非导电侧壁间隔物134。

在操作中，当负的漏源电压V_DS存在且栅源电压V_GS比阈值电压更 负(more negative)时，PMOS晶体管100导通，并且空穴从源极区域 114流到漏极区域116。当栅源电压V_GS比阈值电压更加正(more  positive)时，PMOS晶体管100断开且没有空穴(除了非常小的泄漏 电流)从源极区域114流到漏极区域116。

为了增强从源极区域流到漏极区域的空穴的迁移率，先进的装置 利用应变沟道PMOS晶体管代替常规PMOS晶体管，诸如PMOS晶体 管100。应变沟道PMOS晶体管进而利用硅锗(SiGe)源极区域和漏 极区域代替常规PMOS晶体管使用的单晶硅源极区域和漏极区域。

图2示出现有技术的应变沟道PMOS晶体管200的横截面图。 PMOS晶体管200与PMOS晶体管100类似，并因此利用相同的附图 标记指定两个PMOS晶体管共有的元件。

如在图2中所示，PMOS晶体管200与PMOS晶体管100不同的 一个显著方式在于，PMOS晶体管200用p型SiGe源极区域210和漏 极区域212代替p型单晶硅源极区域114和漏极区域116的相当大部 分。SiGe源极区域210和漏极区域212引入应变到沟道区域120中， 这在PMOS晶体管200导通时增加了空穴迁移率。

具有应变沟道PMOS晶体管200的一个问题在于，形成PMOS晶 体管200的常规方法易受多硅栅极电极上的SiGe异常生长的形成的影 响。当SiGe源极区域210和漏极区域212外延生长时，能够不期望地 形成SiGe异常生长，降低了器件产量。

图3A-3L示出形成应变沟道PMOS晶体管的现有技术的方法300 的一系列横截面图。如在图3A中所示，方法300利用已经常规形成的 半导体主体310，其具有n型单晶硅衬底区域312、接触衬底区域312 的栅极隔离区域314和接触衬底区域312、延伸到衬底区域312以及横 向围绕栅极隔离区域314的浅沟槽隔离区域(STI)316。栅极隔离区 域314能够使用例如二氧化硅(SiO₂)或氮氧化硅(SiON)来实现。

如在图3A中进一步示出，方法300通过以常规方式在栅极隔离区 域314和STI区域316上形成聚晶(多晶硅)层320开始。多晶硅层 320能够利用例如未掺杂的多晶硅或未掺杂的多晶硅锗实现。在多晶硅 层320已经形成之后，无机抗反射涂层(IARC)324常规地在多晶硅 层320上形成。接着，图案化的光刻胶层326以常规方式形成在IARC 层324的顶表面上。

如在图3B中所示，在图案化的光刻胶层326已经形成之后，IARC 层324的曝光区域被常规地蚀刻以形成IARC硬掩模330。在IARC硬 掩模330已经形成之后，图案化的光刻胶层326使用例如氧气或氟灰 化的常规方式去除。在此之后，得到的结构被清洁以诸如采用湿式蚀 刻(例如Piranh蚀刻)或干式蚀刻去除有机物。

如在图3C中所示，紧随图案化的光刻胶层326的去除，多晶硅层 320和栅极隔离区域314的曝光区域以常规方式各向异性地蚀刻。蚀刻 形成接触衬底区域312的堆叠结构331。堆叠结构331包括IARC硬掩 模330、接触IARC硬掩模330并位于其下方的多晶硅栅极电极334和 接触栅极电极334和衬底区域312并位于栅极电极334和衬底区域312 之间的栅极绝缘区域336。由于栅极绝缘区域336，多晶硅栅极电极334 与衬底区域312电隔离。

在这之后，如在图3D中所示，非导电层340形成以接触衬底区域 312、STI区域316、IARC硬掩模330、栅极电极334和栅极绝缘区域 336。非导电层340能够使用例如氧化物层或氧化物-氮化物-氧化物 (ONO)层实现。

如在图3E中所示，一旦非导电层340已经形成，则非导电层340 以常规方式被各向异性地蚀刻。紧随各向异性的蚀刻，利用诸如稀氢 氟酸(dHF)的蚀刻剂对非导电层340的剩余部分进行各项同性地蚀刻， 以形成接触多晶硅栅极电极334的侧壁的非导电侧壁间隔物342。在一 些情况下，如在图3E中的箭头A所示，dHF蚀刻能够去除侧壁间隔物 342的顶部并曝光IARC硬掩模330的侧壁的很大部分。

如在图3F中所示，在侧壁间隔物342已经形成之后，p型掺杂剂 注入到衬底区域312中，并且使用常规程序驱动以形成单晶硅PLDD 源极区域344和漏极区域345。接着，保护层346被形成以接触STI 区域316、IARC硬掩模330、侧壁间隔物342和PLDD区域344和345。

保护层346能够利用例如氮化物层来实现，并且使用例如六氯乙 硅烷(HCD)或第三丁氨基硅烷(BTBAS)工艺以常规低温方式形成。 一旦保护层346已经形成，则图案化的光刻胶层348形成在保护层346 上。(图案化的光刻胶层348保护晶片的其它区域免于保护层346的 后续蚀刻)。

在此之后，如图3G中所示，保护层346以常规方式各向异性地蚀 刻以形成非导电侧壁间隔物350。另外，该蚀刻曝光了单晶硅PLDD 区域344和345的间隔开的区域。在一些情况下，如由图3G中箭头B 所示，制造工艺的变化，诸如保护层346的非均匀沉积，能够导致蚀 刻不期望地重新曝光IARC硬掩模330的侧壁的很大部分。

如在图3H中所示，在侧壁间隔物350已经形成之后，单晶硅PLDD 区域344和单晶硅衬底区域312的曝光部分被各向异性地蚀刻以形成 源极沟槽352和漏极沟槽354。一旦源极沟槽352和漏极沟槽354已经 形成，则图案化的光刻胶层348被去除。

接着，如在图3I中所示，源极沟槽352和漏极沟槽354中的单晶 硅的曝光部分被湿式蚀刻以形成源极腔356和漏极腔358。如在图3I 中进一步示出，单晶硅衬底区域312的沟道部分359水平地位于源极 腔356和漏极腔358之间。沟道部分359进而直接地位于多晶硅栅极 电极334的下方。

在此之后，如在图3J中所示，p型硅锗以常规方式外延生长以在 源极腔356和漏极腔358中形成p型SiGe源极区域360和漏极区域362。 接着如在图3K中所示，IARC硬掩模330、保护层346和侧壁间隔物 350以常规方式去除以形成应变沟道PMOS晶体管370。

具有应变沟道PMOS晶体管诸如PMOS晶体管370的常规形成的 问题之一在于，部分由于IARC硬掩模330的侧壁区域的不期望曝光， IARC硬掩模330能够部分地从栅极电极334剥落或抬离，从而曝光栅 极电极334的一部分。

当这发生时，如在图3L中所示，在SiGe源极区域360和漏极区 域362形成的同时，SiGe异常生长372不期望地形成在栅极电极334 的曝光区域上。SiGe异常生长372能够导致缺陷晶体管的形成。因此， 需要一种方法来基本上减少SiGe异常生长的形成。

发明内容

提供一种基本上减少多晶硅栅极电极上的SiGe异常生长的形成的 方法。本发明的方法在栅极隔离结构上形成聚晶(多晶硅)层，其中 栅极隔离结构接触单晶硅区域并位于其上方。该方法还执行等离子体 氮化以将多晶硅层的表面转换成氮化硅。该方法进一步蚀刻若干层以 形成堆叠结构。该若干层包括具有转换成氮化硅的表面的多晶硅层。 该堆叠结构包括通过蚀刻多晶硅层形成的多晶硅栅极电极，和通过蚀 刻转换成氮化硅的表面形成的氮化硅帽。多晶硅栅极电极具有侧壁。 氮化硅帽接触多晶硅栅极电极并位于其上方。

该方法替换地在栅极隔离结构上形成多晶硅层，其中栅极隔离结 构接触单晶硅区域并位于其上方。该替代方法还形成保护层以接触多 晶硅层并位于其上方，和无机抗反射涂层(IARC)以接触保护层并位于 其上方。保护层和IARC层包括不同的材料。此外，该替代方法蚀刻若 干层以形成堆叠结构。若干层包括多晶硅层、保护层和IARC层。堆叠 结构包括通过蚀刻多晶硅层形成的多晶硅栅极电极、通过蚀刻保护层 形成的保护帽和通过蚀刻IARC层形成的IARC硬掩模。多晶硅栅极电 极具有侧壁。保护帽接触多晶硅栅极电极并位于其上方。IARC硬掩模 接触保护帽并位于其上方。此外，该替代方法在堆叠结构已经形成之后， 蚀刻单晶硅区域以形成源极腔和漏极腔。源极腔与漏极腔间隔开。单晶 硅区域的沟道部分水平地位于源极腔和漏极腔之间。沟道部分直接位于 多晶硅栅极电极下方。此外，该替代方法同时在源极腔中生长硅锗源极 区域以及在漏极腔中生长硅锗漏极区域。

该方法还替换性地形成接触单晶硅区域的堆叠结构。该堆叠结构 包括与单晶硅区域电隔离的多晶硅栅极电极。多晶硅栅极电极具有侧 壁。该替代方法还形成接触多晶硅栅极电极侧壁的非导电侧壁间隔物； 和接触非导电侧壁间隔物的非导电侧壁结构。此外，该替代方法执行 等离子体氮化以使多晶硅栅极电极的任何曝光表面被转换成氮化硅 层，并蚀刻氮化硅层以从单晶硅区域去除氮化硅层。

附图说明

图1是示出现有技术PMOS晶体管100的横截面图。

图2是示出现有技术应变沟道PMOS晶体管200的横截面图。

图3A-3L是示出形成应变沟道PMOS晶体管的现有技术方法300 的横截面图。

图4A-4K是示出根据本发明原理形成应变沟道PMOS晶体管的方 法400的示例性横截面图。

图5A-5F是示出根据本发明原理形成应变沟道PMOS晶体管的另 一个示例性方法500的横截面图。

图6A-6F是示出根据本发明原理形成应变沟道PMOS晶体管的另 一个示例性方法600的横截面图。

具体实施方式

图4A-4K示出根据本发明原理形成应变沟道PMOS晶体管的示例 方法400。

如在图4A中所示，方法400利用单晶硅主体410，其已经常规地 形成具有n型单晶硅衬底区域412、接触衬底区域412的栅极隔离区域 414和接触衬底区域412并延伸到衬底区域412以及横向围绕栅极隔离 区域414的浅沟槽隔离区域(STI)416。栅极隔离区域414能够利用 例如SiO₂或SiON来实现。

如在图4A中进一步所示，方法400通过以常规方式在栅极隔离区 域414和STI区域416上形成聚晶(多晶硅)层420开始。多晶硅层 420能够利用例如未掺杂的多晶硅或未掺杂的多晶硅锗实现。在多晶硅 层420已经形成之后，保护层422形成在多晶硅层420上。

保护层422能够利用例如氮化硅层实现，并且使用例如将多晶硅层 420的表面转换成氮化硅的低温等离子体氮化工艺形成。例如，等离子 体氮化工艺能够在下列条件下执行：室温(无需有意加热晶片)、压 力在10-75mTorr范围内、基于10-20KHz频率范围内的RF波激励的等 离子体的500W-1000W范围内的射频(RF)功率、以及50-500sccm范 围内的N₂流量。

可替代地，等离子体氮化工艺能够在300℃-400℃的范围内的温度 下(无需有意加热晶片)、50mT-200mT范围内的压力下、基于 2GHz-3GHz频率范围内的微波激励的等离子体的1000W-1500W范围内 的微波功率下和800-1200sccm范围内的氩气流量下执行。

两种等离子体氮化工艺都形成具有从顶表面起2nm内的高浓度氮 (例如大于lxl0¹⁶/cm²)的氮化物层。紧随保护层422的形成，保护层 424常规地形成在保护层422上。保护层424具有与保护层422不同的 材料，并能够利用例如无机抗反射涂层(IARC)来实现。

接着，图案化的光刻胶层426形成在保护层424的顶表面上。图案 化的光刻胶层426以常规方式形成，其包括沉积光刻胶层，投射光通 过图案化的黑色/透光玻璃板(称为掩模)以在光刻胶层上形成图案化 的图像，以及去除成像的光刻胶区域，该区域通过暴露于光来软化。

如在图4B中所示，在图案化的光刻胶层426已经形成之后，保护 层424的曝光区域被常规地蚀刻以形成用作硬掩模的保护帽430。在保 护帽430已经形成之后，图案化的光刻胶层426使用例如氧气或氟灰 化以常规方式去除。在此之后，清洁所得结构以去除有机物，诸如采 用湿式蚀刻(例如Piranha蚀刻)或干式蚀刻。

如在图4C中所示，在图案化的光刻胶层426去除之后，保护层422、 多晶硅层420和栅极隔离区域414的曝光区域被蚀刻以形成接触衬底 区域412的堆叠结构431。堆叠结构431包括保护帽430、接触保护帽 430并位于其下方的保护帽432、接触保护帽432并位于其下方的多晶 硅栅极电极434，以及位于栅极电极434和衬底区域412之间的栅极绝 缘区域436。

在此之后，如在图4D中所示，非导电层440被形成以接触衬底区 域412、STI区域416、保护帽430、保护帽432、栅极电极434和栅极 绝缘区域436。非导电层440能够利用例如氧化物层或氧化物-氮化物- 氧化物(ONO)层来实现。

如在图4E中所示，一旦非导电层440已经形成，则非导电层440 以常规方式被各向异性地蚀刻。在各向异性蚀刻之后，非导电层440 的剩余部分利用诸如稀氢氟酸(dHF)的蚀刻剂各项同性地蚀刻以形成 接触多晶硅栅极电极434的侧壁的非导电侧壁间隔物442。在本示例中， 侧壁间隔物442也接触保护帽432的侧壁。在一些情况下，如图4E中的 箭头A所示，dHF蚀刻能够去除侧壁间隔物442的顶部并曝光保护帽430 的侧壁的很大部分。

如在图4F中所示，在侧壁间隔物442已经形成之后，p型掺杂剂 注入到衬底区域412中，并使用常规程序驱动以形成单晶硅PLDD源 极区域444和漏极区域445。接着，保护层446被形成以接触STI区域 416、保护帽430、侧壁间隔物442和PLDD区域444和445。

保护层446能够利用例如氮化物层实现，并且使用例如六氯乙硅 烷(HCD)或第三丁氨基硅烷(BTBAS)工艺以常规低温方式实现。 一旦保护层446已经形成，则图案化的光刻胶层448形成在保护层446 上(图案化的光刻胶层448保护晶片的其它区域免于保护层446的后 续蚀刻)。

在此之后，如在图4G中所示，保护层446以常规方式被各向异性 地蚀刻以形成侧壁间隔物450。另外，该蚀刻也曝光单晶硅PLDD区域 444和445的间隔开的区域。在一些情况下，如图4G中箭头B所示， 制造工艺的变化，诸如保护层446的非均匀沉积，能够导致蚀刻不期 望地重新曝光保护帽430的侧壁的很大部分。

如在图4H中所示，在侧壁间隔物450已经形成之后，单晶硅PLDD 区域444和445以及单晶硅衬底区域412的曝光部分被各向异性地蚀 刻以形成源极沟槽452和漏极沟槽454。一旦源极沟槽452和漏极沟槽 454已经形成，则图案化的光刻胶层448以常规方式被去除。

接着，如在图4I中所示，源极沟槽452和漏极沟槽454中的单晶 硅的曝光部分被常规地湿式蚀刻以形成源极腔456和漏极腔458。腔 456和458然后以常规方式被漂洗和清洁。在此之后，如在图4J中所 示，在腔456和腔458中以常规方式外延生长p型硅锗以形成p型SiGe 源极区域460和漏极区域462。接着如在图4K中所示，保护帽430、 保护帽432、保护层446和侧壁间隔物450以常规方式被去除以形成应 变沟道PMOS晶体管470。

方法400的优点之一在于，即使保护帽430能够由于保护帽430 的侧壁的很大部分的曝光或其它因素导致部分地剥落或抬离，保护帽 432也覆盖并保护栅极电极434，从而防止在SiGe源极区域460和漏 极区域462的形成期间，栅极电极434上的SiGe异常生长的形成。方 法400的另一个优点在于用于形成保护帽432的保护层422能够在低 温工艺中沉积。

图5A-5F示出根据本发明原理形成应变沟道PMOS晶体管的另一 个示例方法500。

方法500在通过图3F中示出的保护层346的各向异性蚀刻以形成 图3G中示出的侧壁间隔物350的过程中与方法300相同。

如在图5A中所示，然后，方法500与方法300不同之处在于，在 侧壁间隔物350已经形成之后，方法500形成若干保护区域510以接 触PLDD区域344和345。保护区域510能够利用例如氮化硅层实现， 并且使用例如用于形成保护层422的低温等离子体氮化工艺来形成。

如在图5A中进一步所示，当多晶硅栅极电极334的表面在侧壁间 隔物350形成之后通过如图5A中箭头B所示的开口曝光时，保护区 域510接触箭头B所示的开口中的多晶硅栅极电极334的曝光表面。

在此之后，如在图5B中所示，保护区域510以常规方式被各向异 性地蚀刻。当由箭头B所示的开口存在时，蚀刻从PLDD区域344和 345中去除保护区域510并形成接触箭头B所示的开口中的多晶硅栅 极电极334的曝光表面的保护区域512，从而保护多晶硅栅极电极334 的曝光表面。此外，保护区域512也接触IARC硬掩模330的侧壁和 侧壁间隔物342。另一方面，当多晶硅栅极电极334的表面没有被曝光 时，蚀刻基本上去除全部的保护区域510。

如在图5C中所示，在保护区域512已经形成之后，单晶硅PLDD 区域344和单晶硅衬底区域312的曝光部分以常规方式被各向异性地 蚀刻以形成源极沟槽552和漏极沟槽554。一旦源极沟槽552和漏极沟 槽554已经形成，则图案化的光刻胶层348以常规方式被去除。

接着，如在图5D中所示，源极沟槽552和漏极沟槽554中的单晶 硅的曝光部分被常规地湿式蚀刻以形成源极腔556和漏极腔558。然后 以常规方式漂洗并清洁腔556和558。在此之后，如在图5E中所示，p 型硅锗以常规方式外延生长以在源极腔556和漏极腔558中形成p型 SiGe源极区域560和漏极区域562。接着如在图5F中所示，IARC硬 掩模330、保护层346、侧壁间隔物350和保护区域512以常规方式被 去除以形成应变沟道PMOS晶体管570。

方法500的优点之一在于当IARC硬掩模330的侧壁被不期望地曝 光时，保护区域512覆盖并保护一些但不是所有的IARC硬掩模330 的侧壁的曝光部分。因此，基本上减少了在SiGe源极区域560和漏极 区域562的形成期间IARC硬掩模330将部分地剥落或抬离并曝光栅 极电极334的可能性。方法500的另一个优点在于用于形成保护区域 512的保护层510能够在低温工艺中沉积。

图6A-6F示出根据本发明原理形成应变沟道PMOS晶体管的另一 个示例方法600。

方法600在通过图4F中示出的保护层446的各向异性蚀刻以形成 图4G中示出的侧壁间隔物450的过程中与方法400相同。

如在图6A中所示，然后，方法600与方法400的不同之处在于， 在侧壁间隔物450已经形成之后，方法600形成若干保护区域610以 接触PLDD区域444和445。保护区域610能够利用例如氮化硅层实现， 并且使用例如用于形成保护层422的低温等离子体氮化工艺来形成。

如在图6A中进一步所示，当多晶硅栅极电极434的表面在侧壁间 隔物450形成之后通过图6A中箭头B所示的开口曝光时，保护区域 610接触箭头B所示的开口中的多晶硅栅极电极434的曝光表面。

在此之后，如在图6B中所示，保护区域610以常规方式被各向异 性地蚀刻。当箭头B所示的开口存在时，蚀刻从PLDD区域444和445 中去除保护区域610，并形成接触箭头B所示的开口中的多晶硅栅极 电极434的曝光表面的保护区域612，从而保护多晶硅栅极电极434的 曝光表面。此外，保护区域612也接触保护帽432的侧壁和侧壁间隔 物442。另一方面，当多晶硅栅极电极434的表面没有被曝光时，蚀刻 基本上去除全部的保护区域610。

如在图6C中所示，在保护区域612已经形成之后，单晶硅PLDD 区域444和445以及单晶硅衬底区域412的曝光部分以常规方式被各 向异性地蚀刻以形成源极沟槽652和漏极沟槽654。一旦源极沟槽652 和漏极沟槽654已经形成，则图案化的光刻胶层448以常规方式被去 除。

接着，如在图6D中所示，源极沟槽652和漏极沟槽654中的单晶 硅的曝光部分被常规地湿式蚀刻以形成源极腔656和漏极腔658。然后 以常规方式漂洗并清洁腔656和658。在此之后，如在图6E中所示，p 型硅锗以常规方式外延生长以在源极腔656和漏极腔658中形成SiGe 源极区域660和漏极区域662。接着如在图6F中所示，保护帽430、 保护帽432、保护层446、侧壁间隔物450和保护区域612以常规方式 被去除以形成应变沟道PMOS晶体管670。

方法600的优点之一在于，在以下情况下，保护区域612覆盖并保 护侧壁的曝光部分：除了保护帽430的侧壁之外，保护帽432的侧壁 的很大部分被曝光，从而增加了保护帽430和保护帽432两者将部分 地剥落或抬离的可能性。

因此，保护区域612显著减小在SiGe源极区域660和漏极区域662 形成期间保护帽430和保护帽432两者将部分地剥落或抬离并曝光栅 极电极434的可能性。方法600的另一个优点在于：用于形成保护帽 432的保护层422和用于形成保护区域612的保护层610能够在低温工 艺中沉积。

本领域的技术人员将理解，在所要求保护的本发明的范围内，可对 所述实施例进行修改，并且许多其它实施例也是可能的。