机译:识别和量化导致集成电路制造中缺陷的FOUP分子污染物
CEA-Leti, M1NATEC Campus, 38054 Grenoble Cedex 9, France,STMicroelectronics. 850 rue Jean Monnet, 38920 Crotles, France;
CEA-Leti, M1NATEC Campus, 38054 Grenoble Cedex 9, France;
STMicroelectronics. 850 rue Jean Monnet, 38920 Crotles, France;
LCCE, Grenoble University, 54 rue Moliere, 38402 Saint-Martin d'Heres, France;
AMC; Cross-contamination; HF; Acetic acid; Formic acid; Etching; Dry Stripping;
机译:通过空间缺陷的多层贝叶斯建模预测集成电路制造的良率
机译:激光诱导的极紫外辐射源,用于制造下一代集成电路
机译:在集成电路制造中识别缺陷图案和良率预测的邻接聚类
机译:半导体制造中的FOUP迷你环境污染物分析
机译:MOSFET器件,电路和互连的统计建模,以改善集成电路设计的可制造性。
机译:制造过程中熔融石英的表面分子结构缺陷和激光诱导的损伤阈值
机译:工艺变化下集成电路制造缺陷的故障建模与加速仿真
机译:电缆损坏的联合评估和火灾影响的量化(JaCQUE-FIRE),第1卷:核电厂火灾引起的电路故障的现象识别和排序表(pIRT)练习。