首页> 中文期刊> 《微处理机》 >基于标准CMOS工艺的抗辐射带隙基准电路设计

基于标准CMOS工艺的抗辐射带隙基准电路设计

         

摘要

针对标准纳米CMOS工艺下实现的带隙基准电路抗辐射加固性能不高的问题,分析了带隙基准电路中采用的纵向衬底PNP三极管器件由于总剂量辐射效应引起基极漏电流增加、输出电压漂移的原因,探讨了采用栅氧化层隔离发射极的版图优化技术及动态基极漏电流补偿电路设计技术等提高标准CMOS工艺下低压带隙基准电路抗电离总剂量辐射能力的方法.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号