机译:用于HL-LHC应用的65nm CMOS技术中的带隙基准电路设计
机译:用于HL-LHC应用的65nm CMOS技术中的带隙基准电路设计
机译:采用28 nm CMOS技术的经曲率校正的低噪声子带隙基准
机译:CMOS 130 NM技术的辐射硬带隙参考和温度传感器的研制
机译:带隙电压参考电路部分耗尽的硅 - 绝缘体CMOS技术
机译:采用130 nm CMOS技术的集成高分辨率数字彩色光传感器
机译:基于240-GHz反射计的介电传感器,具有130nm SiGe Bicmos技术的集成换能器